RM新时代网站-首页

0
  • 聊天消息
  • 系統(tǒng)消息
  • 評論與回復
登錄后你可以
  • 下載海量資料
  • 學習在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會員中心
創(chuàng)作中心

完善資料讓更多小伙伴認識你,還能領取20積分哦,立即完善>

3天內(nèi)不再提示

直流Load Line如何最小化所需的大容量電容

jf_pJlTbmA9 ? 來源:jf_pJlTbmA9 ? 作者:jf_pJlTbmA9 ? 2023-08-24 16:17 ? 次閱讀

5G 網(wǎng)絡、云計算、物聯(lián)網(wǎng) (IoT) 和虛擬化的發(fā)展正在推動IT 基礎設施對高性能計算服務器提出更高的需求。

服務器的更新迭代對計算能力和效率提出更高要求,同時對功率的需求也不斷增加。確保服務器滿足市場需求的關鍵任務之一就是了解微處理器電源對整個服務器的動態(tài)響應與效率的影響,從而配置電源以獲得最佳的性能。

服務器應用對瞬態(tài)響應的要求更加苛刻。實施Load-Line(LL)控制,有時也稱為有源電壓定位 (AVP),可以幫助設計人員滿足以上需求。

了解直流Load-Line設計

Load line (LL)控制是指對電壓控制環(huán)路進行修改,即降壓變換器的輸出電壓 (VOUT) 可根據(jù)負載電流進行調(diào)節(jié)。 換言之,對于變化的負載值, VOUT 不再是恒定的,而是根據(jù)功率的需求而變化。調(diào)節(jié)后的輸出電壓可以通過公式 (1) 來計算:

$$V_{OUT} = V_{外(諾米)} - I_{OUT} times R_{LL}$$

其中 V外(諾米) 是無負載連接到電源時的最大 VOUT, IOUT 是負載電流, RLL 則是等效Load-Line阻抗(以 Ω 為單位)。

圖 1 顯示了與所有負載條件下 VOUT 恒定的傳統(tǒng)方法(用綠線表示)相比,Load-Line調(diào)節(jié)如何降低直流負載調(diào)整率(用藍線表示),并導致 VOUT 隨電流增加而下降。設計人員需注意,Load-Line帶來的電壓斜率仍需要滿足為微處理器供電的 VOUT 要求。這意味著在整個輸出電流范圍中, VOUT 必須落在指定的電壓限制范圍 (VMAX 和 VMIN) 之內(nèi)。

pYYBAGTBL0yAMg7CAAD1kcyENCI486.jpg

圖1: 帶直流Load Line的 VOUT 與固定 VOUT 方法的比較

Load-Line調(diào)節(jié)的主要目的是在負載電流較大時降低電壓,從而降低功耗和耗散損耗。這是它最常見的益處,實施Load-Line控制還有一個優(yōu)點,就是可以改善服務器的動態(tài)響應。

服務器應用電源通常都需要支持較大的負載瞬態(tài)。因為服務器應用電源需要為存儲設備和 CPU 等負載供電,而這些負載的電源需求會根據(jù)它們正在執(zhí)行的任務不同而變化。例如,服務器電源提供遠高于 100A 的電流階躍都是很常見的事。

圖 2 顯示了實施Load-Line控制前后的電源比較。由于存在電流階躍,沒有Load-Line的電源(用紫色線表示)在負載瞬變期間會出現(xiàn)較大的過沖和下沖。這些峰值超過最大或最小電壓限制都可能導致負載損壞并停止工作,但通過使用Load-Line(用藍色線表示)逐步調(diào)節(jié) VOUT,則可以消除這些峰值并改善瞬態(tài)響應。

pYYBAGTBL02AaSCHAAD9TblQfyU805.jpg

圖2: Load-Line對瞬態(tài)響應的影響

盡管Load Line可以提高服務器性能和效率,但Load-Line的配置必須非常精確,因為變換器必須始終在設定的電壓限制范圍內(nèi)運行。大多數(shù)通信標準都規(guī)定了理想的Load-Line值,但由于電路板材料和布局不同,這些值可能也需要相應進行調(diào)整。否則,在高功率運行時,Load Line可能會將電壓拉至低于最低要求(參見圖 3)。

poYBAGTBL0-AUp1MAAHTTzaGyb8788.jpg

圖3: 非理想化Load-Line配置造成的故障pYYBAGTBL1OAKasBAAJQD7bJapM597.jpg

采用數(shù)字控制器設計多相降壓變換器

面向5G 電信和室外無線應用的電源解決方案

高效、可靠的小型5G電源解決方案

文章 poYBAGTBL1mAYvGDAAAg2RaioC4231.png

采用數(shù)字多相控制器實現(xiàn)數(shù)據(jù)中心供電

多相解決方案對數(shù)據(jù)中心效率與規(guī)模的提升

降低直流LOAD LINE的輸出電容

我們將通過一個通用示例來演示Load Line控制的益處,該示例采用電源軌的典型處理器規(guī)格。其中,輸入電壓(VIN) 設置為 12V,輸出電流 (ITDC) 為 220A 220A,輸出電壓 (VOUT) 為 1.8V,所有參數(shù)值都為服務器應用中電壓軌的常用值。表 1 羅列了具體規(guī)格。

表1: 電源軌規(guī)格

參數(shù)
VIN 12V
VOUT 1.8V
ITDC 220A 220A
ΔVOUT ±108mV (216mVpp 或 6%)
I腳步 160A (0A 至 160A)

表 2 所示為測試條件,包括輸出電容 (COUT), 開關頻率 (fSW)和相數(shù) (N階段, 階段, 階段, 階段, 階段, 階段, 階段, 階段, 階段, 階段, 階段,)等。

表2: 測試參數(shù)

參數(shù)
fSW 700千赫茲
N階段, 階段, 階段, 階段, 階段, 階段, 階段, 階段, 階段, 階段, 階段, 5
COUT (靠近 VR) 6 x 470 微克F, 12 x 47 微克F
COUT (CPU負載處) 60 x 22μF

我們在該示例中采用了MPS的 MP2965。MP2965是一款雙路數(shù)字多相控制器,它支持Load-Line配置,并且可配置為最多 7 相工作。該器件可通過PMBus接口配置Load Line,但需要在 VDIFF 和 VFB 引腳之間連接一個下垂電阻 (R滴滴),并采用內(nèi)部寄存器配置(參見圖 4)。

pYYBAGTBL1qAPMicAAHE_080ZwY986.jpg

圖4: 控制器Load-Line內(nèi)部結(jié)構(gòu)

首先,設計人員需要觀察變換器不使用Load Line時的電壓調(diào)整率來確定采用Load Line的效果。我們對MP2965 施加 160A 的電流階躍來模擬CPU 負載。圖 5 顯示了變換器在沒有直流Load Line時的響應。注意,電流瞬變期間出現(xiàn)較大的VOUT尖峰,帶來了205mV 的壓變,而這幾乎不能滿足表 1 提出的規(guī)格。

poYBAGTBL1uAL3IIAAMXsKPLHvg364.jpg

圖 5:沒有直流Load Line時,變換器對電流階躍的響應

通過公式 1,我們可以設計一個 0.67mΩ 的Load Line來滿足最小 VOUT 規(guī)格。估算過程如下所示:

圖 6 顯示了采用直流Load Line后產(chǎn)生的瞬態(tài)響應。

pYYBAGTBL1yAQGPVAAGprvPYru8450.jpg

圖 6:采用直流Load Line后,變換器對電流階躍的響應

通過采用直流Load Line, VOUT 完美保持在表 1 指定的電壓范圍之內(nèi),電壓裕量約為允許范圍的 50%。充足的電壓裕量意味著還可以放寬某些設計約束,例如輸出電容,它也是降低輸出電壓峰值的關鍵要素之一。如表 2 所示,圖 5 和圖 6 中的電壓響應是 4.7mF 總輸出電容的響應,其中包含了60 個靠近 CPU 負載的 22μF MLCC 電容以及一些鋁電解電容。

MLCC 電容濾除電流瞬態(tài)響應的高頻分量,而鋁電解電容則濾除低頻分量。鋁電解電容也稱為大容量電容,它們經(jīng)過專門設計,具有非常低的 ESR,但通常也是電路中最昂貴的電容。因此,減少大容量電容的使用可以降低總成本和BOM。

由于直流Load Line已經(jīng)降低了瞬態(tài)峰值,大容量電容對瞬態(tài)響應的影響就變得不那么重要,這對大容量電容的 ESR 要求也隨之降低。因此,移除一些大容量電容不會對電路的瞬態(tài)響應產(chǎn)生顯著影響。圖 7 顯示了將大容量電容降低 50%(從 6 x 470μF 到 3 x 470μF)之后的測試結(jié)果。

poYBAGTBL16AOw0jAAMpieJT9kw635.jpg

圖 7:采用直流Load Line并減少大容量電容后,變換器對電流階躍的響應

為了同時增加正負尖峰的電壓裕量,我們在 VOUT端添加 40mV 的直流偏移。這樣可以將 VOUT 置于規(guī)格中定義的電壓范圍中心附近。

盡管采用較少大容量電容對電源的瞬態(tài)響應沒有明顯影響,但卻降低了成本,而且縮小了占板空間。

采用Load Line的另一個優(yōu)勢是降低了 CPU 功耗。當 VOUT 設置為 1.8V/160A 時,負載功率為 288W。采用直流Load Line,并在最大電流下將 VOUT 降至 1.725 V,負載功率將變?yōu)?276W(如圖 7所示 ),這意味著凈功率節(jié)省了12W。

結(jié)論

服務器和計算應用要求電源能夠處理電流的大瞬態(tài)變化,同時還要滿足嚴格的 VOUT 調(diào)整率要求。

本文利用 MP2965 數(shù)字控制器實現(xiàn)了 PMBus 可配置Load Line,并展示出Load Line控制的優(yōu)勢,例如提升效率和改善電源瞬態(tài)響應性能。文中還解釋了采用直流Load Line如何最小化所需的大容量電容,從而使設計人員能夠降低總體成本并最大限度地縮小電路板空間,同時,仍然能夠滿足服務器應用的規(guī)格要求。

審核編輯:彭菁

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學習之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請聯(lián)系本站處理。 舉報投訴
  • 電流
    +關注

    關注

    40

    文章

    6846

    瀏覽量

    132109
  • 電容
    +關注

    關注

    100

    文章

    6036

    瀏覽量

    150262
  • cpu
    cpu
    +關注

    關注

    68

    文章

    10854

    瀏覽量

    211576
  • 變換器
    +關注

    關注

    17

    文章

    2097

    瀏覽量

    109264
  • 服務器
    +關注

    關注

    12

    文章

    9123

    瀏覽量

    85324
收藏 人收藏

    評論

    相關推薦

    射頻PA設計中的Load-lineLoad-pull

    說到射頻PA(Power Amplifier,功率放大器)的設計和應用,有兩個名詞經(jīng)常被大家提及:Load-lineLoad-pull。在使用中,這兩個名詞太過常用了,以至于對這兩個名詞后面的理論依據(jù)反而討論不多。接下來我們就對Loa
    發(fā)表于 09-28 10:27 ?6122次閱讀

    如何通過最小化熱回路PCB ESR和ESL來優(yōu)化開關電源布局

    如何通過最小化PCB的等效串聯(lián)電阻(ESR)和等效串聯(lián)電感(ESL)來優(yōu)化熱回路布局設計。本文研究并比較了影響因素,包括解耦電容位置、功率FET尺寸和位置以及過孔布置。通過實驗驗證了分析結(jié)果,并總結(jié)了最小化PCB ESR和ESL
    的頭像 發(fā)表于 12-08 13:55 ?1240次閱讀

    關于窗口最小化的實現(xiàn)

    我想實現(xiàn)一個按鈕然后窗口最小化,為什么一運行就直接最小化了呢
    發(fā)表于 04-16 10:56

    [轉(zhuǎn)]LabVIEW實現(xiàn)窗口最大化和最小化

    分享VI程序 代碼名稱:LabVIEW實現(xiàn)窗口最大化和最小化 適用平臺:LabVIEW8.2.x LabVIEW8.5代碼作者:LaRisa_S 版權(quán)所有:LaRisa_S 原創(chuàng)/轉(zhuǎn)載:轉(zhuǎn)載代碼
    發(fā)表于 03-08 14:56

    LabVIEW最小化的使用

    本帖最后由 lrb0730 于 2017-3-21 11:33 編輯 LabVIEW的vi在運行時如何最小化到系統(tǒng)通知欄,不知道怎么實現(xiàn)?
    發(fā)表于 03-21 10:59

    vrf設置程序窗口最小化

    嗨,我有一個問題,從vee開始一個外部程序,使用函數(shù)execute proram.Choosing運行樣式選項“最小化”不幸沒有效果;該程序總是以前景中最大化的窗口開始。之后我
    發(fā)表于 08-31 14:56

    如何使FPGA設計中的功耗最小化?

    減小動態(tài)和靜態(tài)功耗的方法有哪些?如何使FPGA設計中的功耗最小化?
    發(fā)表于 05-08 07:54

    基于DITC的開關磁阻電機轉(zhuǎn)矩脈動最小化研究

    基于DITC的開關磁阻電機轉(zhuǎn)矩脈動最小化研究
    發(fā)表于 01-21 12:12 ?0次下載

    運算放大器應用中的噪聲最小化

    運算放大器應用中的噪聲最小化
    發(fā)表于 05-20 17:43 ?18次下載
    運算放大器應用中的噪聲<b class='flag-5'>最小化</b>

    LabVIEW窗口最小化至托盤菜單教程

    LabVIEW窗口最小化至托盤菜單 可以雙擊彈出窗口 也可以通過右擊調(diào)用其功能事件
    發(fā)表于 08-10 17:11 ?73次下載

    如何通過最小化熱回路來優(yōu)化開關電源布局?

    )。本文討論如何通過最小化PCB的等效串聯(lián)電阻(ESR)和等效串聯(lián)電感(ESL)來優(yōu)化熱回路布局設計。本文研究并比較了影響因素,包括解耦電容位置、功率FET尺寸和位置以及過孔布置。通過實驗驗證了分析結(jié)果,并總結(jié)了最小化PCB E
    的頭像 發(fā)表于 11-29 18:45 ?819次閱讀

    如何通過最小化熱回路PCB ESR和ESL來優(yōu)化開關電源布局

    設計。本文研究并比較了影響因素,包括去耦電容位置、功率FET尺寸和位置以及過孔布局。通過實驗驗證了分析的有效性,總結(jié)了最小化PCB ESR和ESL的有效方法。
    的頭像 發(fā)表于 02-15 10:09 ?1025次閱讀

    最小化負載波動對攪拌機的影響

    最小化負載波動對攪拌機的影響
    的頭像 發(fā)表于 03-14 11:44 ?679次閱讀
    <b class='flag-5'>最小化</b>負載波動對攪拌機的影響

    最小化Z180板開源分享

    電子發(fā)燒友網(wǎng)站提供《最小化Z180板開源分享.zip》資料免費下載
    發(fā)表于 06-12 10:56 ?0次下載
    <b class='flag-5'>最小化</b>Z180板開源分享

    最小化啟動期間的輸出紋波

    電子發(fā)燒友網(wǎng)站提供《最小化啟動期間的輸出紋波.pdf》資料免費下載
    發(fā)表于 08-26 11:44 ?0次下載
    <b class='flag-5'>最小化</b>啟動期間的輸出紋波
    RM新时代网站-首页