淺談FPGA輸入時鐘要求 LVDS與LVPECL講解
幾年前FPGA時鐘只需要連接一個單端輸入的晶振，非常容易?，F(xiàn)在不同了，差分時鐘輸入，差分信號又分為LVDS和LVPECL，時鐘芯片輸出后還要經(jīng)過直流或交流耦合才能接入FPGA，有點暈了，今天仔細研究一下。
FPGA輸入時鐘要求
FPGA手冊中對時鐘輸入的描述：
差分I/O電平標(biāo)準(zhǔn)：
真差分信號電壓不能超過VICM(max) + VID(max)/2 。
直流耦合與交流耦合
時鐘的發(fā)送端和接收端都有各自的電平接口類型，它們有可能不相同也可能是相同的。 這個時候通常就會有兩種連接方式，即AC耦合以及DC耦合。 其實說簡單也很簡單， AC耦合就是中間用電容把發(fā)送接收端的共模電平隔開，而DC耦合就是不加電容 。交流耦合(AC Coupling)就是通過隔直電容耦合，去掉了直流分量。直流耦合(DC Coupling)就是直通，交流直流一起過，并不是去掉了交流分量。
LVDS與LVPECL
時鐘芯片輸出時鐘信號通常有LVDS和LVPECL。
當(dāng)時時鐘芯片輸出LVDS信號時
DC耦合
兩種AC耦合方式。
當(dāng)時鐘信號輸出LVPECL信號時
聲明：本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點僅代表作者本人，不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學(xué)習(xí)之用，如有內(nèi)容侵權(quán)或者其他違規(guī)問題，請聯(lián)系本站處理。
舉報投訴
-
FPGA
+關(guān)注
關(guān)注
1629文章
21729瀏覽量
602977 -
lvds
+關(guān)注
關(guān)注
2文章
1043瀏覽量
65791 -
時鐘芯片
+關(guān)注
關(guān)注
2文章
249瀏覽量
39878 -
差分信號
+關(guān)注
關(guān)注
3文章
367瀏覽量
27676 -
LVPECL
+關(guān)注
關(guān)注
2文章
27瀏覽量
17935
發(fā)布評論請先 登錄
相關(guān)推薦
可否直接使用LVPECL輸出的有源晶振交流耦合至AD的時鐘引腳？
原本打算使用FPGA的PLL輸出端口得到AD的輸入時鐘，但發(fā)現(xiàn)FPGA的時鐘輸出jitter過大（600ps）,遠大于得到優(yōu)秀SNR所需的抖動水平
如圖為AD9233的推薦的
發(fā)表于 12-22 06:29
LMK00725是否支持LVDS或者LVPECL的差分交流耦合輸入呢？
您好，目前我正在使用LMK05318+LMK00725的方案進行≥10路的時鐘生成與FANOUT；前者LMK05318的LVDS與LVPECL輸出均為AC耦合，
而LMK00725手冊中
發(fā)表于 11-11 07:42
ADS5404可以使用LVDS或LVPECL的時鐘源頭嗎？
ADS5404的時鐘電平要求為如下：
這么高的標(biāo)稱值該使用什么電平的時鐘芯片提供呢？LVDS和LVPECL的擺幅都應(yīng)該達不到吧？
為什
發(fā)表于 12-13 07:42
請問高速AD差分時鐘驅(qū)動能使用LVPECL輸出的有源晶振交流耦合至AD的時鐘引腳嗎？
原本打算使用FPGA的PLL輸出端口得到AD的輸入時鐘，但發(fā)現(xiàn)FPGA的時鐘輸出jitter過大（600ps）,遠大于得到優(yōu)秀SNR所需的抖動水平如圖為AD9233的推薦的
發(fā)表于 11-02 09:25
請問FPGA管腳是否具有電平判決功能將輸入的模擬時鐘信號判決為數(shù)字時鐘信號？
1.FPGA管腳是否具有電平判決功能將輸入的模擬時鐘信號判決為數(shù)字時鐘信號？2.單載波輸入，LVDS
發(fā)表于 12-20 09:31
ADCLK946是否可以直接給AD9739作為時鐘驅(qū)動LVDS
ADCLK946輸出為LVPECL，是否可以直接給AD9739作為時鐘驅(qū)動LVDS，在LVPECL轉(zhuǎn)至LVDS電路設(shè)計上有需要注意的么？目前
發(fā)表于 01-03 10:41
請問selectIO向?qū)Ъ僭O(shè)輸入時鐘是280MHz嗎？
lvds時鐘的時鐘。例如，SVGA的時鐘對頻率為40MHz，串行數(shù)據(jù)頻率為280MHz。但是selectIO向?qū)Ъ僭O(shè)輸入時鐘是280MHz
發(fā)表于 07-17 07:20
如何使用BLVDS或其他驅(qū)動Kintex LVPECL輸入的方法的信息？
我正在哀悼7系列設(shè)備上LVPECL支持的消亡。我有一個需要360MHz LVPECL輸入時鐘的DAC。 Kintex LVDS（247mV，min）不具備
發(fā)表于 07-19 14:43
如何在LVPECL、VML、CML、LVDS和子LVDS接口之間轉(zhuǎn)換
本文我們將回過頭來了解如何在 LVPECL、VML、CML、LVDS 和子 LVDS 接口之間轉(zhuǎn)換。系統(tǒng)當(dāng)前包含 CML 與 LVDS 等各種接口標(biāo)準(zhǔn)。理解如何正確耦合和端接串行數(shù)據(jù)通
發(fā)表于 11-21 07:59
MAX9376 LVDS/任意邏輯至LVPECL/LVDS、
MAX9376 LVDS/任意邏輯至LVPECL/LVDS、雙路電平轉(zhuǎn)換器
概述
The MAX9376 is a fully differential
發(fā)表于 12-19 12:11
?1725次閱讀
獲得連接：LVPECL、VML、CML、LVDS 與子 LVDS 之間的接口連接
獲得連接：LVPECL、VML、CML、LVDS 與子 LVDS 之間的接口連接
發(fā)表于 11-04 09:52
?5次下載
使用DS314xx時鐘同步IC，具有1Hz輸入時鐘
本應(yīng)用筆記介紹了ADI公司的DS314xx時鐘同步IC如何進行現(xiàn)場升級，以接受并鎖定至1Hz輸入時鐘信號。它還描述了在少數(shù)情況下需要1Hz時鐘監(jiān)控功能和系統(tǒng)軟件支持。有了這些元件，使用DS314xx器件構(gòu)建的系統(tǒng)就可以與1Hz和
CDCLVP111-SP具有可選輸入時鐘驅(qū)動器的低電壓1:10 LVPECL數(shù)據(jù)表
電子發(fā)燒友網(wǎng)站提供《CDCLVP111-SP具有可選輸入時鐘驅(qū)動器的低電壓1:10 LVPECL數(shù)據(jù)表.pdf》資料免費下載
發(fā)表于 08-20 09:15
?0次下載
CDCLVP111低壓1:10 LVPECL，內(nèi)置可選輸入時鐘驅(qū)動器數(shù)據(jù)表
電子發(fā)燒友網(wǎng)站提供《CDCLVP111低壓1:10 LVPECL，內(nèi)置可選輸入時鐘驅(qū)動器數(shù)據(jù)表.pdf》資料免費下載
發(fā)表于 08-21 11:37
?0次下載
工商網(wǎng)監(jiān)
評論