經常測試阻抗的朋友應該知道，當PCB板Trace走線較長時，測試阻抗 結果會出現末端上飄現象。

原因：較長走線的DC電阻疊加在阻抗曲線上，看上去曲線后段阻抗偏高，其實并不是走線的真實阻抗。

為了更清楚判斷常規(guī)上飄的大致位置，做了以下幾個實驗：

驗證如下：

1. 10inch表層走線

從走線左右端測試點分別測試，Mark9 1.86ns處均開始明顯上飄。圖1的Mark6對應圖2的Mark2，對應不上，說明此處已經上飄。圖1的Mark9對應圖2的Mark3，反過來亦成立。Mark4和Mark5也成立。說明Mark9是上飄臨界點成立。

換算后為約為6inch長度。

2.13inch內層走線

同樣從左右兩端測試，均是Mark6 2.332ns處明顯上飄。圖1的Mark4與圖2的Mark5對應不上，說明此處已經上飄。圖1的Mark6對應圖2的Mark9，反之亦成立。說明Mark6是上飄臨界點成立。

換算后為約為7inch長度。

解決方案：阻抗測試時讀數不要讀取上飄后的數據，如果需要確認是否是上飄可以從左右兩端分別測試，看看阻抗曲線前半部分，驗證一下上飄是否是真實的。

3.全長曲線和切除上飄后的曲線，可以看到上飄不影響前端走線阻抗值。

4.全長曲線、切除上飄后左端測試、切除上飄后右端測試。有時候上飄的位置阻抗確實就是沒做好，是真的高。

左端測試

右端測試

當然，這個上飄位置不是絕對的，還跟你用的板材，線寬、銅厚、線長等因素都有關系。只能說給自己留有個判斷的依據而已。

其實測的多了，波形上幾乎也就看出來了。

審核編輯：湯梓紅