英諾達(dá)發(fā)布了自主研發(fā)的靜態(tài)驗(yàn)證EDA工具EnAltius?昂屹? DFT Checker，該工具可以在設(shè)計(jì)的早期階段發(fā)現(xiàn)與DFT相關(guān)的問(wèn)題或設(shè)計(jì)缺陷。

（2023年9月13日，四川成都）英諾達(dá)（成都）電子科技有限公司發(fā)布了自主研發(fā)的靜態(tài)驗(yàn)證EDA工具EnAltius?昂屹? DFT Checker，該工具可以在設(shè)計(jì)的早期階段發(fā)現(xiàn)與DFT相關(guān)的問(wèn)題或設(shè)計(jì)缺陷。

隨著芯片規(guī)模和復(fù)雜度的提升，芯片各種邏輯和電氣功能驗(yàn)證的要求越來(lái)越高，多種RTL編碼風(fēng)格、以及存在于電路設(shè)計(jì)中的結(jié)構(gòu)性和功能性問(wèn)題更容易成為設(shè)計(jì)上的缺陷，導(dǎo)致設(shè)計(jì)不斷修改，甚至造成流片失敗的風(fēng)險(xiǎn)。此外，設(shè)計(jì)重用性和IP的高集成度對(duì)模塊設(shè)計(jì)在正確性和一致性方面提出了更嚴(yán)格的要求，以提高IP集成的可靠性和成功率。

上述芯片設(shè)計(jì)的挑戰(zhàn)可以通過(guò)傳統(tǒng)的基于仿真的動(dòng)態(tài)驗(yàn)證工具和技術(shù)得到一定程度的解決，然而，現(xiàn)代的SoC設(shè)計(jì)需要強(qiáng)大的靜態(tài)驗(yàn)證技術(shù)作為補(bǔ)充，以縮短設(shè)計(jì)時(shí)間并提高首次流片的成功率。更為難得的是這種技術(shù)可在設(shè)計(jì)的早期階段發(fā)現(xiàn)設(shè)計(jì)缺陷，從而避免設(shè)計(jì)團(tuán)隊(duì)大量無(wú)效時(shí)間和精力的投入。

英諾達(dá)是國(guó)內(nèi)第一家專注于開發(fā)以IC設(shè)計(jì)代碼分析和規(guī)則檢查為基礎(chǔ)的靜態(tài)驗(yàn)證工具的EDA企業(yè)，可提供全面的用于分析、查錯(cuò)和修復(fù)的EDA解決方案，可在設(shè)計(jì)的早期階段（RTL階段或邏輯綜合階段）對(duì)結(jié)構(gòu)性、功能性和電氣性等電路問(wèn)題進(jìn)行深入的分析。繼EnFortius?凝鋒?系列兩款低功耗靜態(tài)驗(yàn)證工具發(fā)布之后，英諾達(dá)此次發(fā)布的昂屹?DFT Checker靜態(tài)檢查工具，可以對(duì)RTL或網(wǎng)表設(shè)計(jì)進(jìn)行結(jié)構(gòu)性和功能性分析，在設(shè)計(jì)早期階段提高IC設(shè)計(jì)的質(zhì)量。

DFT（可測(cè)試性設(shè)計(jì)，Design-For-Test）是設(shè)計(jì)收斂的關(guān)鍵一環(huán)，通過(guò)在設(shè)計(jì)上增加邏輯，使芯片的測(cè)試更高效和更容易，此外，還可以提高良品率、降低成本。因此，確保芯片設(shè)計(jì)符合DFT設(shè)計(jì)規(guī)則，提高測(cè)試覆蓋率是所有設(shè)計(jì)團(tuán)隊(duì)都要面對(duì)和解決的問(wèn)題。當(dāng)前，DFT測(cè)試覆蓋率通常要求達(dá)到99%以上，因?yàn)槿魏温┑舻臏y(cè)試向量都可能導(dǎo)致芯片在實(shí)際應(yīng)用中出現(xiàn)故障。而在設(shè)計(jì)后期增加DFT邏輯會(huì)對(duì)性能、功耗和面積產(chǎn)生較大影響，會(huì)導(dǎo)致設(shè)計(jì)迭代甚至重新設(shè)計(jì)。所以，在設(shè)計(jì)的早期階段提高代碼的質(zhì)量至關(guān)重要。

昂屹?DFT Checker基于英諾達(dá)首款EDA工具凝鋒? LPC的底層架構(gòu)和先進(jìn)算法，該款工具可提供早期RTL可測(cè)試性分析功能，同時(shí)也支持傳統(tǒng)的基于網(wǎng)表的流程。除了對(duì)可測(cè)試性問(wèn)題的早期分析之外，該工具還可以縮短完成DFT設(shè)計(jì)的時(shí)間，并確保設(shè)計(jì)在可測(cè)試性部分達(dá)到交付標(biāo)準(zhǔn)。

該款工具涵蓋了全面的結(jié)構(gòu)、功能和電路規(guī)則檢查，可有效提高測(cè)試覆蓋率?；谙冗M(jìn)的SoC設(shè)計(jì)規(guī)則和方法學(xué)，昂屹?DFT Checker可驗(yàn)證芯片在不同模式下所有連線的正確性、完整性和集成性。此外，為了提高設(shè)計(jì)效率，該工具提供以目標(biāo)為導(dǎo)向的報(bào)錯(cuò)信息，幫助設(shè)計(jì)師快速過(guò)濾、定位和調(diào)試設(shè)計(jì)上的問(wèn)題。對(duì)此，益昂半導(dǎo)體副總范學(xué)鋒表示：“DFT設(shè)計(jì)是IC設(shè)計(jì)不可缺少的一環(huán)，英諾達(dá)DFT Checker可以幫助設(shè)計(jì)師在設(shè)計(jì)的早期階段發(fā)現(xiàn)并更正對(duì)DFT不友好的設(shè)計(jì)，使得后期的DFT綜合與實(shí)現(xiàn)更快速收斂，從而提高設(shè)計(jì)效率?！?/p>

英諾達(dá)副總經(jīng)理熊文表示：“在IC設(shè)計(jì)早期應(yīng)用靜態(tài)驗(yàn)證工具可以幫助IC工程師進(jìn)行高效的設(shè)計(jì)驗(yàn)證及關(guān)鍵性的優(yōu)化，英諾達(dá)已發(fā)布了兩款低功耗領(lǐng)域的靜態(tài)驗(yàn)證工具，在超大規(guī)模電路設(shè)計(jì)上可以快速完成低功耗設(shè)計(jì)的檢查及功耗的分析與驗(yàn)證。除低功耗設(shè)計(jì)領(lǐng)域之外，靜態(tài)驗(yàn)證可應(yīng)用的領(lǐng)域還有很多，昂屹?DFT Checker就是我們的又一突破創(chuàng)新產(chǎn)品。英諾達(dá)將把握這一優(yōu)勢(shì)，不斷開拓，繼續(xù)為國(guó)產(chǎn)EDA靜態(tài)驗(yàn)證工具補(bǔ)齊短板，為IC工程師的設(shè)計(jì)效率和芯片良率保駕護(hù)航。”







審核編輯：劉清