RM新时代网站-首页

0
  • 聊天消息
  • 系統(tǒng)消息
  • 評(píng)論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會(huì)員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識(shí)你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

gate_en信號(hào)中的clock gating有什么用呢?

全棧芯片工程師 ? 來源:全棧芯片工程師 ? 2023-10-16 09:55 ? 次閱讀

直接上硬菜,請(qǐng)問下面電路什么功能?

畫出電路、畫出波形,設(shè)計(jì)意圖一目了然,筆者一直推薦這種設(shè)計(jì)方案風(fēng)格,畫出電路圖、波形圖絕對(duì)是設(shè)計(jì)輔助利器。

e9a26fd8-6a67-11ee-939d-92fbcf53809c.png

同學(xué)問,這個(gè)gate_en信號(hào)就已經(jīng)是一個(gè)三分頻信號(hào)了,圖中這個(gè)clock gating 有什么用呢?

答:這個(gè)在景芯SoC培訓(xùn)里面專門講過,雖然是三分頻但是畢竟不是clock,只是reg的輸出,驅(qū)動(dòng)力不足,很少用這種三分頻的信號(hào)去作為clock采數(shù)據(jù)。所以分頻信號(hào)當(dāng)EN信號(hào)用,接ICG的EN。

問:netlist flow第一步插mbist的時(shí)候報(bào)錯(cuò)說:

dft_cell_selection wrapper doesn't contain an entry for cell_type 'PosedgeSynchronizerReset',工藝庫(kù)里面是沒有這種cell的,這種情況該怎么處理?

e9c7954c-6a67-11ee-939d-92fbcf53809c.png

缺上升沿復(fù)位的同步器,如命令提示,我們直接將use_rtl_synchronizer_cell設(shè)置為on,默認(rèn)是auto。

use_rtl_synchronizer_cell on

另外注意:

use_synchronizer_cell_with_reset on ,這個(gè)命令默認(rèn)是on。

那么請(qǐng)問,netlist flow為何use_rtl_synchronizer_cell設(shè)置為auto就不行?

ea14bfde-6a67-11ee-939d-92fbcf53809c.jpg

ea29d266-6a67-11ee-939d-92fbcf53809c.jpg








審核編輯:劉清

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場(chǎng)。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請(qǐng)聯(lián)系本站處理。 舉報(bào)投訴
  • 分頻器
    +關(guān)注

    關(guān)注

    43

    文章

    447

    瀏覽量

    49874
  • SoC芯片
    +關(guān)注

    關(guān)注

    1

    文章

    610

    瀏覽量

    34905
  • 同步器
    +關(guān)注

    關(guān)注

    1

    文章

    98

    瀏覽量

    14629

原文標(biāo)題:全流程學(xué)習(xí)SoC芯片設(shè)計(jì)【今日問題】

文章出處:【微信號(hào):全棧芯片工程師,微信公眾號(hào):全棧芯片工程師】歡迎添加關(guān)注!文章轉(zhuǎn)載請(qǐng)注明出處。

收藏 人收藏

    評(píng)論

    相關(guān)推薦

    clock-gating的綜合實(shí)現(xiàn)

    在ASIC設(shè)計(jì),項(xiàng)目會(huì)期望設(shè)計(jì)將代碼寫成clk-gating風(fēng)格,以便于DC綜合時(shí)將寄存器綜合成clk-gating結(jié)構(gòu),其目的是為了降低翻轉(zhuǎn)功耗。
    的頭像 發(fā)表于 09-04 15:55 ?1878次閱讀
    <b class='flag-5'>clock-gating</b>的綜合實(shí)現(xiàn)

    淺析clock gating模塊電路結(jié)構(gòu)

    ICG(integrated latch clock gate)就是一個(gè)gating時(shí)鐘的模塊,通過使能信號(hào)能夠關(guān)閉時(shí)鐘。
    的頭像 發(fā)表于 09-11 12:24 ?2360次閱讀
    淺析<b class='flag-5'>clock</b> <b class='flag-5'>gating</b>模塊電路結(jié)構(gòu)

    GPS天線什么用?

    GPS天線什么用?      天線主要是指GPS接收信號(hào)時(shí)所用的電線是處于接收器什么位置上,如內(nèi)置天線、外置天線、車載天線等。
    發(fā)表于 01-29 09:33 ?1095次閱讀

    折疊屏幕什么用

    在智能機(jī),可折疊屏幕的意義在于能夠在維持機(jī)身體積不變的前提下帶來更大的顯示面積。一臺(tái)手機(jī)是手機(jī)也是平板,只需簡(jiǎn)單折疊就能變換形態(tài),科技感十足。那么發(fā)展折疊屏幕什么用?
    的頭像 發(fā)表于 03-10 09:41 ?8685次閱讀

    PCB設(shè)計(jì)開窗什么用?如何設(shè)計(jì)?

    我經(jīng)常聽到人們說在PCB設(shè)計(jì)開窗。什么是開窗,PCB設(shè)計(jì)開窗什么用,怎么開窗?接下來為您解答。
    發(fā)表于 05-01 16:24 ?2.8w次閱讀

    藍(lán)牙信標(biāo)定位什么用

    藍(lán)牙信標(biāo)定位什么用?
    的頭像 發(fā)表于 07-28 14:11 ?9954次閱讀

    小米機(jī)器狗什么用

    小米機(jī)器狗什么用?
    的頭像 發(fā)表于 08-12 09:33 ?1.4w次閱讀

    低功耗設(shè)計(jì)基礎(chǔ):Clock Gating

    大多數(shù)低功耗設(shè)計(jì)手法在嚴(yán)格意義上說并不是由后端控制的,Clock Gating也不例外。
    的頭像 發(fā)表于 06-27 15:47 ?1806次閱讀
    低功耗設(shè)計(jì)基礎(chǔ):<b class='flag-5'>Clock</b> <b class='flag-5'>Gating</b>

    AND GATEclock gating check簡(jiǎn)析

    一個(gè)cell的一個(gè)輸入為clock信號(hào),另一個(gè)輸入為gating信號(hào),并且輸出作為clock使用,這樣的cell為
    的頭像 發(fā)表于 06-29 15:28 ?3154次閱讀
    AND <b class='flag-5'>GATE</b>的<b class='flag-5'>clock</b> <b class='flag-5'>gating</b> check簡(jiǎn)析

    clock gate時(shí)序分析概念介紹

    今天我們要介紹的時(shí)序分析概念是clock gate。 clock gate cell是data signal控制
    的頭像 發(fā)表于 07-03 15:06 ?3017次閱讀
    <b class='flag-5'>clock</b> <b class='flag-5'>gate</b>時(shí)序分析概念介紹

    Clock Gating的特點(diǎn)、原理和初步實(shí)現(xiàn)

    當(dāng)下這社會(huì),沒有幾萬個(gè)Clock Gating,出門都不好意思和別人打招呼!
    的頭像 發(fā)表于 07-17 16:50 ?4348次閱讀
    <b class='flag-5'>Clock</b> <b class='flag-5'>Gating</b>的特點(diǎn)、原理和初步實(shí)現(xiàn)

    ASIC的clock gating在FPGA里面實(shí)現(xiàn)是什么結(jié)果?

    首先,ASIC芯片的clock gating絕對(duì)不能采用下面結(jié)構(gòu),原因是會(huì)產(chǎn)生時(shí)鐘毛刺
    發(fā)表于 08-25 09:53 ?1034次閱讀
    ASIC的<b class='flag-5'>clock</b> <b class='flag-5'>gating</b>在FPGA里面實(shí)現(xiàn)是什么結(jié)果<b class='flag-5'>呢</b>?

    噪聲增益Anoise和信號(hào)增益Asignal什么用

    噪聲增益Anoise和信號(hào)增益Asignal什么用? 噪聲增益和信號(hào)增益是在信號(hào)處理中經(jīng)常使
    的頭像 發(fā)表于 11-06 10:20 ?770次閱讀

    pcb仿真技術(shù)什么用

    pcb仿真技術(shù)什么用
    的頭像 發(fā)表于 11-28 15:22 ?1108次閱讀

    SOC設(shè)計(jì)Clock Gating的基本原理與應(yīng)用講解

    SOC(System on Chip,片上系統(tǒng))設(shè)計(jì),時(shí)鐘信號(hào)的控制對(duì)于整個(gè)系統(tǒng)的性能和功耗至關(guān)重要。本文將帶您了解SOC設(shè)計(jì)的一種時(shí)鐘控制技術(shù)——Clock
    的頭像 發(fā)表于 04-28 09:12 ?2156次閱讀
    RM新时代网站-首页