RM新时代网站-首页

0
  • 聊天消息
  • 系統(tǒng)消息
  • 評論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

簡單介紹硅通孔(TSV)封裝工藝

閃德半導(dǎo)體 ? 來源:閃德半導(dǎo)體 ? 2023-11-08 10:05 ? 次閱讀

在上篇文章中介紹了扇入型晶圓級芯片封裝(Fan-In WLCSP)、扇出型晶圓級芯片封裝(Fan-Out WLCSP)、重新分配層(RDL)封裝、倒片(Flip Chip)封裝,這篇文章著重介紹硅通孔(TSV)封裝工藝。

硅通孔封裝工藝

圖6展示了采用中通孔(Via-middle)5方法的硅通孔封裝工藝步驟。首先在晶圓制造過程中形成通孔。隨后在封裝過程中,于晶圓正面形成焊接凸點。之后將晶圓貼附在晶圓載片上并進行背面研磨,在晶圓背面形成凸點后,將晶圓切割成獨立芯片單元,并進行堆疊。

5中通孔(Via Middle):一種硅通孔工藝方法,在互補金屬氧化物半導(dǎo)體形成后及金屬層形成之前開展的工序。

接下來,將簡單概括中通孔的基本工序。首先在前道工序(Front-end of Line)中,在晶圓上制作晶體管,如互補金屬氧化物半導(dǎo)體等。隨后使用硬掩模(Hard Mask)6在硅通孔形成區(qū)域繪制電路圖案。之后利用干刻蝕(Dry Etching)工藝去除未覆蓋硬掩膜的區(qū)域,形成深槽。再利用化學(xué)氣相沉積工藝(Chemical Vapor Deposition)制備絕緣膜,如氧化物等。這層絕緣膜將用于隔絕填入槽中的銅等金屬物質(zhì),防止硅片被金屬物質(zhì)污染。此外絕緣層上還將制備一層金屬薄層作為屏障。

6硬掩膜(Hard Mask):一種由硬質(zhì)材料而非軟質(zhì)材料制成的薄膜,用于繪制更為精細的電路圖案。硬掩膜本身對光線并不敏感,所以需使用光刻膠才能進一步繪制電路圖案,以最終實施刻蝕工藝。

此金屬薄層將被用于電鍍銅層。電鍍完成后,采用化學(xué)機械拋光(Chemical Mechanical Polishing)技術(shù)使晶圓表面保持平滑,同時清除其表面銅基材,確保銅基材只留在溝槽中。然后通過后道工序(Back-end of Line)完成晶圓制造。

31d48896-7ddb-11ee-939d-92fbcf53809c.png

▲圖6:硅通孔封裝工序(? HANOL出版社)

使用硅通孔技術(shù)制造芯片堆疊封裝體時,一般可采用兩種類型的封裝方法。第一種方法是利用3D芯片堆疊技術(shù)的基板封裝。第二種方法則需創(chuàng)建KGSD,然后基于KGSD來制作2.5D或3D封裝。下文將詳細介紹如何創(chuàng)建KGSD,以及如何基于KGSD來制作2.5D封裝的過程。作為利用硅通孔技術(shù)制作而成的芯片堆疊封裝體,制作KGSD必需經(jīng)歷額外封裝工藝,如2.5D封裝、3D封裝以及扇出型晶圓級芯片封裝等,高帶寬存儲器(HBM)就是KGSD產(chǎn)品的一個典型例子。由于KGSD需經(jīng)歷額外封裝工藝,其作為連接引腳的焊接凸點需要比傳統(tǒng)錫球更加精細。因此3D封裝體中芯片堆疊在基板上,而KGSD中的芯片則堆疊于晶圓上方,晶圓也可以視為KGSD的最底層芯片。就HBM而言,位于最底層的芯片被稱為基礎(chǔ)芯片或基礎(chǔ)晶圓,而位于其上方的芯片則被稱為核心芯片。

此方法工序如下:首先,通過倒片工藝在基礎(chǔ)晶圓和核心晶圓的正面制作凸點。在制作2.5D封裝體時,基底晶圓需要排列凸點,使之能夠附著到中介層(Interposer);相反,核心晶圓上的凸點布局則是有助于晶圓正面的芯片堆疊。在晶圓正面形成凸點后,應(yīng)減薄晶圓,同時也需在晶圓背面形成凸點。然而,正如前文在介紹背面研磨工藝時所述,需注意在減薄過程中導(dǎo)致晶圓彎曲。在傳統(tǒng)封裝工藝中,進行減薄之前,可將晶圓貼附到貼片環(huán)架上,以防止晶圓彎曲,但在硅通孔封裝工藝中,由于凸點形成于晶圓背面,所以這種保護方法并不適用。為解決此問題,晶圓承載系統(tǒng)(Wafer Support System)應(yīng)運而生。利用晶圓承載系統(tǒng),可借助臨時粘合劑將帶有凸點的晶圓正面貼附于晶圓載片上,同時對晶圓背面進行減薄處理。此時晶圓貼附于晶圓載片上,即使經(jīng)過減薄也不會發(fā)生彎曲。

此外,因晶圓載片與晶圓形式相同,因此也可使用晶圓設(shè)備對其進行加工。基于此原理,可在核心晶圓的背面制作凸點,當(dāng)核心晶圓正面及背面上的凸點均制作完成時,便可對載片進行脫粘。隨后將晶圓貼附于貼片環(huán)架中,并參照傳統(tǒng)封裝工藝,對晶圓進行切割。基礎(chǔ)晶圓始終貼附于晶圓載片上,從核心晶圓上切割下來的芯片則堆疊于基礎(chǔ)晶圓之上。芯片堆疊完成后,再對基礎(chǔ)晶圓進行模塑,而后進行晶圓載片脫粘。至此,基礎(chǔ)晶圓就變成了堆疊有核心晶圓的模制晶圓。隨后對晶圓進行研磨,使其厚度達到制作2.5D封裝體所需標(biāo)準(zhǔn),然后再將其切割成獨立的芯片單元,以制作KGSD。HBM成品包裝后將運送至制作2.5D封裝體的客戶手中。

審核編輯:湯梓紅

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請聯(lián)系本站處理。 舉報投訴
  • 芯片封裝
    +關(guān)注

    關(guān)注

    11

    文章

    494

    瀏覽量

    30603
  • 封裝工藝
    +關(guān)注

    關(guān)注

    3

    文章

    57

    瀏覽量

    7968
  • 晶圓級封裝
    +關(guān)注

    關(guān)注

    5

    文章

    33

    瀏覽量

    11518
  • 硅通孔
    +關(guān)注

    關(guān)注

    2

    文章

    24

    瀏覽量

    11838

原文標(biāo)題:硅通孔(TSV)封裝工藝。

文章出處:【微信號:閃德半導(dǎo)體,微信公眾號:閃德半導(dǎo)體】歡迎添加關(guān)注!文章轉(zhuǎn)載請注明出處。

收藏 人收藏

    評論

    相關(guān)推薦

    封裝工藝流程與技術(shù)

    TSV) 是當(dāng)前技術(shù)先進性最高的封裝互連技術(shù)之一?;?TSV 封裝的核心
    發(fā)表于 05-08 10:35 ?3737次閱讀
    <b class='flag-5'>硅</b>通<b class='flag-5'>孔</b><b class='flag-5'>封裝工藝</b>流程與技術(shù)

    一文詳解技術(shù)(TSV)

    技術(shù)(TSV,Through Silicon Via)是通過在芯片和芯片之間、晶圓和晶圓之間制作垂直導(dǎo)通,實現(xiàn)芯片之間互連的技術(shù),是2.5D/3D 封裝的關(guān)鍵
    的頭像 發(fā)表于 01-09 09:44 ?1.7w次閱讀
    一文詳解<b class='flag-5'>硅</b>通<b class='flag-5'>孔</b>技術(shù)(<b class='flag-5'>TSV</b>)

    芯片封裝工藝詳細講解

    本文簡單講解芯片封裝工藝!
    發(fā)表于 06-16 08:36

    TSV)電鍍

    TSV)電鍍的高可靠性是高密度集成電路封裝應(yīng)用中的一個有吸引力的熱點。本文介紹了通過優(yōu)化濺射和電鍍條件對完全填充
    發(fā)表于 01-09 10:19

    封裝工藝員”課程詳細介紹

    封裝工藝員”課程詳細介紹
    發(fā)表于 11-16 00:36 ?53次下載

    3D IC集成與TSV互連

    重點討論了垂直互連的(TSV)互連工藝的關(guān)鍵技術(shù)及其加工設(shè)備面臨的挑戰(zhàn).提出了工藝和設(shè)備開發(fā)商的應(yīng)對措施并探討了3DTSV
    發(fā)表于 12-07 10:59 ?89次下載
    3D IC集成與<b class='flag-5'>硅</b>通<b class='flag-5'>孔</b><b class='flag-5'>TSV</b>互連

    3D封裝(TSV)工藝技術(shù)

    對3D封裝技術(shù)結(jié)構(gòu)特點、主流多層基板技術(shù)分類及其常見鍵合技術(shù)的發(fā)展作了論述,對過去幾年國際上( TSV)技術(shù)發(fā)展動態(tài)給與了重點的關(guān)注。尤其就
    發(fā)表于 12-07 11:00 ?150次下載
    3D<b class='flag-5'>封裝</b>與<b class='flag-5'>硅</b>通<b class='flag-5'>孔</b>(<b class='flag-5'>TSV</b>)<b class='flag-5'>工藝</b>技術(shù)

    新型封裝工藝介紹

    文章介紹了幾種新的封裝工藝,如新型圓片級封裝工藝OSmium 圓片級封裝工藝,它能夠把裸片面積減少一半;新型SiP封裝工藝Smafti
    發(fā)表于 12-29 15:34 ?82次下載

    詳解TSV技術(shù))封裝技術(shù)

    技術(shù)(Through Silicon Via, TSV)技術(shù)是一項高密度封裝技術(shù),正在逐漸取代目前工藝比較成熟的引線鍵合技術(shù),被認(rèn)為是
    發(fā)表于 10-12 18:30 ?1.6w次閱讀
    詳解<b class='flag-5'>TSV</b>(<b class='flag-5'>硅</b>通<b class='flag-5'>孔</b>技術(shù))<b class='flag-5'>封裝</b>技術(shù)

    什么是TSV封裝?TSV封裝有哪些應(yīng)用領(lǐng)域?

    技術(shù)(Through Silicon Via, TSV)技術(shù)是一項高密度封裝技術(shù),正在逐漸取代目前工藝比較成熟的引線鍵合技術(shù),被認(rèn)為是
    發(fā)表于 08-14 15:39 ?9.1w次閱讀

    TSV-Through-Silicon Via

    編者注:TSV是通過在芯片與芯片之間、晶圓和晶圓之間制作垂直導(dǎo)通;TSV技術(shù)通過銅、鎢、多晶等導(dǎo)電物質(zhì)的填充,實現(xiàn)的垂直電氣互聯(lián),這
    的頭像 發(fā)表于 07-03 09:45 ?3456次閱讀
    <b class='flag-5'>硅</b>通<b class='flag-5'>孔</b><b class='flag-5'>TSV</b>-Through-Silicon Via

    先進封裝(TSV)銅互連電鍍研究進展

    先進封裝(TSV)銅互連電鍍研究進展
    的頭像 發(fā)表于 09-06 11:16 ?1031次閱讀
    先進<b class='flag-5'>封裝</b>中<b class='flag-5'>硅</b>通<b class='flag-5'>孔</b>(<b class='flag-5'>TSV</b>)銅互連電鍍研究進展

    3D-IC 中 TSV 的設(shè)計與制造

    3D-IC 中 TSV 的設(shè)計與制造
    的頭像 發(fā)表于 11-30 15:27 ?953次閱讀
    3D-IC 中 <b class='flag-5'>硅</b>通<b class='flag-5'>孔</b><b class='flag-5'>TSV</b> 的設(shè)計與制造

    用于2.5D與3D封裝TSV工藝流程是什么?有哪些需要注意的問題?

    上圖是TSV工藝的一般流程。TSV,全名Through-Silicon Via,又叫工藝。
    的頭像 發(fā)表于 04-17 09:37 ?1567次閱讀
    用于2.5D與3D<b class='flag-5'>封裝</b>的<b class='flag-5'>TSV</b><b class='flag-5'>工藝</b>流程是什么?有哪些需要注意的問題?

    先進封裝中的TSV/技術(shù)介紹

    Hello,大家好,今天我們來分享下什么是先進封裝中的TSV/技術(shù)。 TSV:Through Silicon Via,
    的頭像 發(fā)表于 12-17 14:17 ?200次閱讀
    先進<b class='flag-5'>封裝</b>中的<b class='flag-5'>TSV</b>/<b class='flag-5'>硅</b>通<b class='flag-5'>孔</b>技術(shù)<b class='flag-5'>介紹</b>
    RM新时代网站-首页