RM新时代网站-首页

0
  • 聊天消息
  • 系統(tǒng)消息
  • 評(píng)論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會(huì)員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識(shí)你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

IC設(shè)計(jì)必須關(guān)注的時(shí)鐘抖動(dòng)

冬至子 ? 來源:大盛唐電子 ? 作者:大盛唐電子 ? 2023-11-08 15:08 ? 次閱讀

時(shí)鐘抖動(dòng)是相對(duì)于理想時(shí)鐘沿實(shí)際時(shí)鐘存在不隨時(shí)間積累的、時(shí)而超前、時(shí)而滯后的偏移稱為時(shí)鐘抖動(dòng),簡稱抖動(dòng),可以用抖動(dòng)頻率和抖動(dòng)幅度對(duì)時(shí)鐘抖動(dòng)進(jìn)行定量描述。通常希望一個(gè)周期性波形(特別是時(shí)鐘)跨過特定門限的時(shí)間非常精確,與該理想值的偏差稱為抖動(dòng).

時(shí)鐘的抖動(dòng)可以分為隨機(jī)抖動(dòng)(random jitter,簡稱rj)和固有抖動(dòng)(deterministic jitter),隨機(jī)抖動(dòng)的來源為熱噪聲、shot noise和flick noise,與電子器件和半導(dǎo)體器件的電子和空穴特性有關(guān),比如ecl工藝的pll比ttl和cmos工藝的pll有更小的隨機(jī)抖動(dòng);

固定抖動(dòng)的來源為:開關(guān)電源噪聲、串?dāng)_、電磁干擾等等,與電路的設(shè)計(jì)有關(guān),可以通過優(yōu)化設(shè)計(jì)來改善,比如選擇合適的電源濾波方案、合理的pcb布局和布線。

通信網(wǎng)絡(luò)、無線傳輸、CPRI和SONET等高速系統(tǒng)中,時(shí)鐘或振蕩器波形的時(shí)序誤差會(huì)限制一個(gè)數(shù)字I/O接口的最大速率。不僅如此,它還會(huì)導(dǎo)致通信鏈路的誤碼率增大,甚至限制A/D轉(zhuǎn)換器的動(dòng)態(tài)范圍。

在數(shù)字系統(tǒng)中時(shí)鐘邊沿決定了每個(gè)基本單元的開始和結(jié)束時(shí)間。當(dāng)抖動(dòng)改變了時(shí)鐘邊沿從而導(dǎo)致時(shí)鐘周期變化時(shí),每個(gè)基本單元的有效工作時(shí)間也會(huì)發(fā)生變化,可能會(huì)導(dǎo)致信號(hào)的建立時(shí)間和保持時(shí)間不能滿足要求,從而影響電路的正常工作。

當(dāng)使用Serdes發(fā)送或者接收串行bit流時(shí),時(shí)鐘是用于對(duì)傳輸?shù)臄?shù)據(jù)進(jìn)行編碼,并將時(shí)鐘信息嵌入到傳輸?shù)臄?shù)據(jù)中。接收器會(huì)從傳輸?shù)谋忍亓髦蟹蛛x出單獨(dú)的時(shí)鐘,用于對(duì)數(shù)據(jù)進(jìn)行采樣和捕捉。在該系統(tǒng)中累計(jì)抖動(dòng)決定了bit到達(dá)與采樣之間的時(shí)間差,因此它是最重要的。

模數(shù)轉(zhuǎn)換器ADC)和數(shù)模轉(zhuǎn)換器DAC)中,對(duì)信號(hào)的采樣可以轉(zhuǎn)換為信號(hào)與時(shí)鐘時(shí)域乘積。

時(shí)鐘決定了信號(hào)采樣時(shí)間,如果時(shí)鐘抖動(dòng)導(dǎo)致采樣時(shí)間偏離了理想采樣時(shí)間,會(huì)導(dǎo)致采樣到的信號(hào)值相比于理想的信號(hào)值發(fā)生變化,從而惡化信噪比和動(dòng)態(tài)范圍,降低轉(zhuǎn)換器的有效分辨率。

圖片

圖片

抖動(dòng)可以通過許多方式測量(不同方式測量到的抖動(dòng)被分別加以定義),以下是主要的抖動(dòng)分類:周期抖動(dòng)(Period Jitter);相鄰周期間的抖動(dòng)(Cycle to Cycle Period Jitter);長時(shí)間抖動(dòng)(Long Term Jitter);相位抖動(dòng)(Phase Jitter);單位時(shí)間間隔抖動(dòng)(TIE,Time Interval Error)。

周期抖動(dòng)是時(shí)鐘信號(hào)的實(shí)際周期長度與理想周期長度之間的偏差,測量樣本為數(shù)目不定(隨機(jī))的一組周期。如果給定一定數(shù)目的單個(gè)時(shí)鐘周期,我們就可以通過測量每個(gè)周期的長度并計(jì)算平均的周期長度,以及這些時(shí)鐘周期的標(biāo)準(zhǔn)差和峰峰值。

相鄰周期抖動(dòng),根據(jù) JEDEC 標(biāo)準(zhǔn) 65B,是通過一定數(shù)量的相鄰周期隨機(jī)樣本的計(jì)算得出相鄰周期的時(shí)間變化。JEDEC 標(biāo)準(zhǔn)進(jìn)一步規(guī)定:每個(gè)樣本的大小應(yīng)大于或等于 1,000。相鄰周期抖動(dòng)一般體現(xiàn)為以ps為單位的峰值,用于定義任意兩個(gè)連續(xù)時(shí)鐘上升沿之間的最大偏差。

此類型的抖動(dòng)規(guī)范常用于體現(xiàn)擴(kuò)頻時(shí)鐘的穩(wěn)定性,因?yàn)橹芷诙秳?dòng)對(duì)頻率擴(kuò)展特性更加敏感,而相鄰周期抖動(dòng)則不然。時(shí)間間隔誤差 (TIE) 是指實(shí)際信號(hào)的事件邊沿時(shí)間點(diǎn)相對(duì)于理想信號(hào)的事件邊沿時(shí)間點(diǎn)的時(shí)間偏差。實(shí)際上,TIE 是相位噪聲頻譜在時(shí)域離散信號(hào)序列的表達(dá),以秒或 ps 為單位。理想信號(hào)通常是信號(hào)處理軟件利用對(duì)實(shí)際信號(hào)周期的平均估算而得到的參考信號(hào)。

圖片

為成功地設(shè)計(jì)高速數(shù)字系統(tǒng),不僅需要理解什么是抖動(dòng),計(jì)算抖動(dòng)的大小,還需要對(duì)不同的抖動(dòng)分量進(jìn)行隔離和分解,分析造成抖動(dòng)的原因,進(jìn)而避免在高速系統(tǒng)中出現(xiàn)抖動(dòng)造成的系統(tǒng)故障。在了解抖動(dòng)測試前,明智選擇合適的抖動(dòng)測試工具和方法成為整個(gè)抖動(dòng)測試工作的第一步。

目前有幾種抖動(dòng)測試工具可供選擇,誤碼儀(BERT)直接測試系統(tǒng)的誤碼率,但是價(jià)位昂貴,功能單一,不適合設(shè)計(jì)人員和調(diào)試人員;采用時(shí)間間隔分析儀測試抖動(dòng)也存在功能單一,抖動(dòng)分析能力不足的限制。高性能數(shù)字示波器成為當(dāng)前最流行的抖動(dòng)測試工具。示波器采樣系統(tǒng)中定時(shí)元件的穩(wěn)定性直接影響著定時(shí)測量精度。

如果時(shí)基有誤差,那么基于該時(shí)基進(jìn)行的測量會(huì)具有同等或更大的誤差。示波器中的時(shí)基穩(wěn)定性包括參考時(shí)鐘、倍頻器、計(jì)數(shù)器等相關(guān)電路的穩(wěn)定性。當(dāng)通過實(shí)時(shí)采集模式進(jìn)行抖動(dòng)測試時(shí),由于示波器工作在單次觸發(fā)模式,連續(xù)實(shí)時(shí)采集所有信號(hào),所以它不受儀器多次觸發(fā)帶來的觸發(fā)抖動(dòng)影響。

另外兩個(gè)誤差源分別是ADC孔徑不確定性和量化誤差。這些誤差可以表現(xiàn)為幅度噪聲和定時(shí)噪聲,具體取決于取樣數(shù)據(jù)使用的方式。很難區(qū)分該誤差的實(shí)際來源,因?yàn)槟?shù)轉(zhuǎn)換的時(shí)間不同。

抖動(dòng)測試時(shí)不僅需要對(duì)示波器整體性能進(jìn)行評(píng)估,例如示波器的帶寬,采樣率,還需要與之匹配的高采樣率下的采集內(nèi)存長度,這樣才能測量從接近DC直流到儀器帶寬的抖動(dòng),同時(shí)保持各種相位和諧波關(guān)系,對(duì)被測信號(hào)的抖動(dòng)有一個(gè)全面的分析。

圖片

時(shí)鐘抖動(dòng)是設(shè)計(jì)中常見的問題,可能對(duì)系統(tǒng)的性能和可靠性產(chǎn)生負(fù)面影響為了減少時(shí)鐘偏差和抖動(dòng),我們需要選擇高質(zhì)量的時(shí)鐘源,加強(qiáng)時(shí)鐘同步與校準(zhǔn),降低電磁干擾和噪聲,控制溫度變化,優(yōu)化時(shí)鐘電路設(shè)計(jì),以及使用時(shí)鐘補(bǔ)償技術(shù)通過遵循這些設(shè)計(jì)指導(dǎo)原則,可以提高系統(tǒng)的時(shí)鐘準(zhǔn)確性和穩(wěn)定性,確保系統(tǒng)的性能和可靠性。

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請(qǐng)聯(lián)系本站處理。 舉報(bào)投訴
收藏 人收藏

    評(píng)論

    相關(guān)推薦

    ADI推出業(yè)界最低抖動(dòng)RF時(shí)鐘IC AD9525

    Analog Devices, Inc. (NASDAQ: ADI) 全球領(lǐng)先的高性能信號(hào)處理解決方案供應(yīng)商,最近推出一款具有業(yè)界最低抖動(dòng)特性的 RF 時(shí)鐘 IC(射頻時(shí)鐘集成電路)A
    發(fā)表于 11-02 10:16 ?1342次閱讀

    正確理解時(shí)鐘器件的抖動(dòng)性能

    為了正確理解時(shí)鐘相關(guān)器件的抖動(dòng)指標(biāo)規(guī)格,同時(shí)選擇抖動(dòng)性能適合系統(tǒng)應(yīng)用的時(shí)鐘解決方案,本文詳細(xì)介紹了如何理解兩種類型時(shí)鐘驅(qū)動(dòng)器的
    發(fā)表于 06-21 15:40 ?1.6w次閱讀
    正確理解<b class='flag-5'>時(shí)鐘</b>器件的<b class='flag-5'>抖動(dòng)</b>性能

    高速ADC的低抖動(dòng)時(shí)鐘設(shè)計(jì)

    本文主要討論采樣時(shí)鐘抖動(dòng)對(duì)ADC 信噪比性能的影響以及低抖動(dòng)采樣時(shí)鐘電路的設(shè)計(jì)。
    發(fā)表于 11-27 11:24 ?15次下載

    用模擬時(shí)鐘IC替代昂貴的高頻率VCO,改善抖動(dòng)性能

    用模擬時(shí)鐘IC替代昂貴的高頻率VCO,改善抖動(dòng)性能 Analog Devices, Inc.,全球領(lǐng)先的高性能信號(hào)處理解決方案供應(yīng)商,
    發(fā)表于 09-01 17:26 ?1115次閱讀

    理解不同類型的時(shí)鐘抖動(dòng)

    理解不同類型的時(shí)鐘抖動(dòng) 抖動(dòng)定義為信號(hào)距離其理想位置的偏離。本文將重點(diǎn)研究時(shí)鐘抖動(dòng),并探討下面幾種類型的
    發(fā)表于 01-06 11:48 ?1811次閱讀
    理解不同類型的<b class='flag-5'>時(shí)鐘</b><b class='flag-5'>抖動(dòng)</b>

    時(shí)鐘抖動(dòng)時(shí)域分析(下)

    時(shí)鐘抖動(dòng)時(shí)域分析(下):
    發(fā)表于 05-08 15:26 ?29次下載
    <b class='flag-5'>時(shí)鐘</b><b class='flag-5'>抖動(dòng)</b>時(shí)域分析(下)

    時(shí)鐘抖動(dòng)的基礎(chǔ)

    介紹 此應(yīng)用筆記側(cè)重于不同類型的時(shí)鐘抖動(dòng)。時(shí)鐘抖動(dòng)是從它的時(shí)鐘邊沿偏差理想的位置。了解時(shí)鐘
    發(fā)表于 04-01 16:13 ?6次下載

    超低抖動(dòng)時(shí)鐘的產(chǎn)生與分配

    超低抖動(dòng)時(shí)鐘的產(chǎn)生與分配
    發(fā)表于 04-18 14:13 ?8次下載
    超低<b class='flag-5'>抖動(dòng)</b><b class='flag-5'>時(shí)鐘</b>的產(chǎn)生與分配

    時(shí)鐘抖動(dòng)使隨機(jī)抖動(dòng)和相位噪聲不再神秘

    時(shí)鐘抖動(dòng)使隨機(jī)抖動(dòng)和相位噪聲不再神秘
    發(fā)表于 11-07 08:07 ?4次下載
    <b class='flag-5'>時(shí)鐘</b><b class='flag-5'>抖動(dòng)</b>使隨機(jī)<b class='flag-5'>抖動(dòng)</b>和相位噪聲不再神秘

    時(shí)鐘抖動(dòng)解秘—高速鏈路時(shí)鐘抖動(dòng)規(guī)范基礎(chǔ)知識(shí)

    時(shí)鐘抖動(dòng)解秘—高速鏈路時(shí)鐘抖動(dòng)規(guī)范基礎(chǔ)知識(shí)
    發(fā)表于 11-07 08:07 ?2次下載
    <b class='flag-5'>時(shí)鐘</b><b class='flag-5'>抖動(dòng)</b>解秘—高速鏈路<b class='flag-5'>時(shí)鐘</b><b class='flag-5'>抖動(dòng)</b>規(guī)范基礎(chǔ)知識(shí)

    時(shí)鐘抖動(dòng)的影響

    1.1.1.??抖動(dòng)定義和分類 ITU-T G.701對(duì)抖動(dòng)的定義為:“抖動(dòng)是指數(shù)字信號(hào)在短期內(nèi)相對(duì)于理想位置發(fā)生的偏移重大影響的短時(shí)變化”。 對(duì)于真實(shí)物理世界中的時(shí)鐘源,比如晶振、
    發(fā)表于 03-10 14:54 ?901次閱讀
    <b class='flag-5'>時(shí)鐘</b><b class='flag-5'>抖動(dòng)</b>的影響

    時(shí)鐘抖動(dòng)的幾種類型

    先來聊一聊什么是時(shí)鐘抖動(dòng)。時(shí)鐘抖動(dòng)實(shí)際上是相比于理想時(shí)鐘時(shí)鐘邊沿位置,實(shí)際
    的頭像 發(fā)表于 06-09 09:40 ?2168次閱讀
    <b class='flag-5'>時(shí)鐘</b><b class='flag-5'>抖動(dòng)</b>的幾種類型

    時(shí)鐘偏差和時(shí)鐘抖動(dòng)的相關(guān)概念

    本文主要介紹了時(shí)鐘偏差和時(shí)鐘抖動(dòng)。
    的頭像 發(fā)表于 07-04 14:38 ?2027次閱讀
    <b class='flag-5'>時(shí)鐘</b>偏差和<b class='flag-5'>時(shí)鐘</b><b class='flag-5'>抖動(dòng)</b>的相關(guān)概念

    FPGA如何消除時(shí)鐘抖動(dòng)

    在FPGA(現(xiàn)場可編程門陣列)設(shè)計(jì)中,消除時(shí)鐘抖動(dòng)是一個(gè)關(guān)鍵任務(wù),因?yàn)?b class='flag-5'>時(shí)鐘抖動(dòng)會(huì)直接影響系統(tǒng)的時(shí)序性能、穩(wěn)定性和可靠性。以下將詳細(xì)闡述FPGA中消除
    的頭像 發(fā)表于 08-19 17:58 ?1262次閱讀

    時(shí)鐘抖動(dòng)時(shí)鐘偏移的區(qū)別

    時(shí)鐘抖動(dòng)(Jitter)和時(shí)鐘偏移(Skew)是數(shù)字電路設(shè)計(jì)中兩個(gè)重要的概念,它們對(duì)電路的時(shí)序性能和穩(wěn)定性有著顯著的影響。下面將從定義、原因、影響以及應(yīng)對(duì)策略等方面詳細(xì)闡述時(shí)鐘
    的頭像 發(fā)表于 08-19 18:11 ?986次閱讀
    RM新时代网站-首页