引言：在多相電源控制器里，PWM波輸出最為常見(jiàn)，但是HL型也使用較多，與PWM型相比，HL型控制更為獨(dú)立，更為靈活，抗干擾能力也較好，唯獨(dú)就是需要兩個(gè)控制輸出，本節(jié)簡(jiǎn)述HL型柵極驅(qū)動(dòng)器。

1.驅(qū)動(dòng)結(jié)構(gòu)

HL型也是以半橋配置驅(qū)動(dòng)兩個(gè)N溝道MOSFET，支持電源電壓高達(dá)140V，高側(cè)和低側(cè)驅(qū)動(dòng)器都可以用不同的接地參考來(lái)驅(qū)動(dòng)MOSFET，從而提供出色的噪聲和瞬態(tài)抗擾性。其強(qiáng)大的0.8Ω下拉和1.5Ω上拉MOSFET驅(qū)動(dòng)器允許使用大柵極電容的高壓MOSFET。附加功能包括UVLO、TTL/CMOS兼容輸入、可調(diào)開(kāi)啟/關(guān)閉延遲和貫通保護(hù)。

圖9-1：HL兩態(tài)驅(qū)動(dòng)典型使用樣式

TOPIN：頂側(cè)驅(qū)動(dòng)器的邏輯輸入，如果TOPIN是沒(méi)有偏置或浮動(dòng)的，則TG保持在低位。

BOTIN：底部驅(qū)動(dòng)器的邏輯輸入，如果BOTIN是沒(méi)有偏置或浮動(dòng)的，則BG保持在低位。

圖9-2：HL兩態(tài)柵極驅(qū)動(dòng)器內(nèi)部結(jié)構(gòu)

HL型柵極驅(qū)動(dòng)器具有兩個(gè)接地參考的低電壓數(shù)字信號(hào)輸入，用于驅(qū)動(dòng)半橋配置中的兩個(gè)N溝道功率MOSFET。輸出BG被驅(qū)動(dòng)為高或低，在BGVCC和BGRTN之間擺動(dòng)，這取決于BOTIN引腳，類(lèi)似地，輸出TG在BST和SW之間擺動(dòng)。每個(gè)通道都由其輸入引腳(TOPIN和BOTIN)控制，允許獨(dú)立靈活地控制輸出的開(kāi)啟和關(guān)閉狀態(tài)，但不允許TG和BG輸出同時(shí)變高。具有出色的噪聲和瞬態(tài)抗擾性，包括開(kāi)關(guān)節(jié)點(diǎn)(SW、BGRTN)上的大負(fù)接地差容限(?10V)，對(duì)稱設(shè)計(jì)允許半橋輸出是輸入邏輯的反相或非反相。

圖9-3：半橋驅(qū)動(dòng)IC的基本連接形式

圖9-3的輸入和圖9-1的輸入有所不同，圖9-3將IN信號(hào)經(jīng)過(guò)一個(gè)內(nèi)部施密特觸發(fā)器之后進(jìn)行反相，IN信號(hào)控制HS，/IN控制LS，然后中間間隔一定的死區(qū)時(shí)間，所以這種是類(lèi)似HL型的柵極驅(qū)動(dòng)器。

2.驅(qū)動(dòng)邏輯

HL柵極驅(qū)動(dòng)器采用兩個(gè)具有固定轉(zhuǎn)換閾值的邏輯輸入，當(dāng)TOPIN上的電壓大于閾值VIH(TOPIN)時(shí)，TG被上拉到BST，使高側(cè)MOSFET導(dǎo)通。該MOSFET將保持導(dǎo)通，直到TOPIN下降到VIL(TOPIN)以下。類(lèi)似地，當(dāng)BOTIN大于VIH(BOTIN)時(shí)，BG被上拉到BGVCC，使低側(cè)MOSFET導(dǎo)通，BG將保持高電平，直到BOTIN下降到閾值VIL(BOTIN)以下。對(duì)應(yīng)的VIH和VIL電壓電平之間的滯后消除了由于開(kāi)關(guān)轉(zhuǎn)換期間的噪聲而引起的錯(cuò)誤觸發(fā)，但是應(yīng)注意防止噪聲耦合到輸入引腳(TOPIN、BOTIN)，特別是在高頻和高電壓應(yīng)用中。

圖9-4：兩態(tài)柵極驅(qū)動(dòng)器時(shí)序圖

當(dāng)TOPIN/BOTIN引腳浮動(dòng)時(shí)，從TOPIN/BONTIN引腳到SGND有一個(gè)內(nèi)部1000kΩ下拉電阻器，如果輸入未被驅(qū)動(dòng)，則保持TG/BG默認(rèn)狀態(tài)為低。PWM控制器IC可以利用TOPIN和BOTIN輸入引腳來(lái)在開(kāi)關(guān)調(diào)節(jié)器應(yīng)用中執(zhí)行不連續(xù)傳導(dǎo)模式(DCM)。圖9-5表示了輸入和輸出的邏輯關(guān)系：

圖9-5：輸入和輸出的邏輯關(guān)系

狀況A：TOPIN走高，BOTIN走低，BOTIN立即將BG設(shè)置為低，允許TG在tdt之后變高。

條件B：TOPIN變低，BOTIN變高，TOPIN立即將TG設(shè)置為低，允許BG在tdt之后變高。

條件C：TOPIN上升，BOTIN下降自身停滯時(shí)間大于tdt，因此當(dāng)TOPIN變高時(shí)，TG立即被設(shè)置為高。

條件D：TOPIN下降和BOTIN上升自身停滯時(shí)間大于tdt，因此當(dāng)BOTIN變高時(shí)，BG立即被設(shè)置為高。

條件E：TOPIN高，而B(niǎo)OTIN仍然高，BOTIN壓制TOPIN上升沿，在BOTIN變低加上tdt之后，允許TG變高。

條件F：BOTIN高，而TOPIN仍然高，TOPIN壓制BOTIN上升沿，在TOTIN變低加上tdt之后，允許BG變高。

注：TG指SW，BG指BGRTN。

此外，驅(qū)動(dòng)器輸出上的強(qiáng)下拉防止了交叉?zhèn)鲗?dǎo)電流，例如，在圖9-1所示的半橋配置中，當(dāng)BG關(guān)閉低側(cè)功率MOSFET，TG打開(kāi)高側(cè)功率MOSFET時(shí)，SW引腳上的電壓可能會(huì)非常迅速地上升到VIN。該高頻正電壓瞬態(tài)將通過(guò)低側(cè)功率MOSFET的CGD電容耦合到BG引腳。如果BG引腳沒(méi)有被充分壓下，BG引腳上的電壓可能會(huì)上升到低側(cè)功率MOSFET的閾值電壓以上，從而瞬間使其重新導(dǎo)通。因此，高側(cè)和低側(cè)MOSFET都將導(dǎo)通，這將導(dǎo)致大量的交叉導(dǎo)通電流通過(guò)MOSFET從VIN流到地，從而導(dǎo)致相當(dāng)大的功率損失并且可能損壞MOSFET。因此，建議使用BG和TG引腳的短PCB跡線，以最大限度地減少寄生電感。

3.功耗

驅(qū)動(dòng)器的功耗主要由外部功率MOSFET的柵極電荷提供，下列公式成立：

fsw是開(kāi)關(guān)頻率，QGHS和QGLS分別是PVCC驅(qū)動(dòng)電壓下的高側(cè)MOSFET的柵極電荷和低側(cè)MOSFET柵極電荷。

考慮具有一個(gè)高側(cè)MOSFET(BSC50NE2LS)和一個(gè)驅(qū)動(dòng)電壓為5V和開(kāi)關(guān)頻率為500KHz的低側(cè)MOSFET的降壓轉(zhuǎn)換器應(yīng)用，功率耗散是：

驅(qū)動(dòng)器本身也有少量功耗，在300KHz的開(kāi)關(guān)頻率下，驅(qū)動(dòng)器的功耗在10mW的范圍內(nèi)，該功耗由IPVCC_300kHz乘以驅(qū)動(dòng)電壓(5V)得出。

4. layout注意事項(xiàng)

HL柵極驅(qū)動(dòng)器需要在VCC、VBST-SW和VBGVCC-BGRTN電源上進(jìn)行適當(dāng)?shù)呐月?，因?yàn)樗哂衝s級(jí)高速開(kāi)關(guān)和A級(jí)大交流電流。不小心的元件放置和PCB布線可能會(huì)導(dǎo)致過(guò)度振鈴和欠調(diào)/過(guò)調(diào)。并且PCB和功率器件封裝(上下MOSFET)的寄生電感會(huì)導(dǎo)致嚴(yán)重的振鈴，超過(guò)器件的絕對(duì)最大額定值，優(yōu)秀的布局可以幫助最大限度地減少這種不必要的影響。

1：在VCC和SGND引腳、BGVCC和BGRTN引腳以及BST和SW引腳之間安裝盡可能靠近的旁路電容器，引線應(yīng)盡可能縮短，以減少引線電感。保持去耦回路(PVCC-GND和BOOT-PHASE)盡可能短。

2：使用低電感、低阻抗接地平面來(lái)減少任何接地跌落和雜散電容，驅(qū)動(dòng)器開(kāi)關(guān)的峰值電流大于5A，任何顯著的接地壓降都會(huì)降低信號(hào)的完整性，最小化走線電感，尤其是在低阻抗線路上，所有電源走(UGATE、PHASE、LGATE、GND、PVCC)應(yīng)盡可能短且寬，PHASE節(jié)點(diǎn)也應(yīng)該是短而寬的。最小化PHASE節(jié)點(diǎn)與高側(cè)MOSFET源極和低側(cè)MOSFET漏極之間的距離，以避免效率損失。

3：仔細(xì)規(guī)劃電源/接地布線，了解大負(fù)載開(kāi)關(guān)電流的來(lái)源和去向，為輸入引腳和輸出功率級(jí)保持單獨(dú)的接地回路。

4：Kelvin將TG引腳連接到頂部MOSFET柵極，將SW引腳連接到頂級(jí)MOSFET源極。Kelvin將BG引腳連接到底部MOSFET柵極，將BGRTN連接到底部FET的源極，保持驅(qū)動(dòng)器輸出引腳和負(fù)載之間的走線短而寬。

5：確保將驅(qū)動(dòng)器封裝背面的外露焊盤(pán)焊接到板上，如果暴露的背面和銅板之間沒(méi)有良好的熱接觸，將導(dǎo)致熱阻遠(yuǎn)大于封裝的規(guī)定值。

6：最小化輸出和輸入傳導(dǎo)的電流回路，將下部MOSFET的源極連接短接至接地，盡可能靠近晶體管引腳，輸入電容器(尤其是陶瓷去耦)應(yīng)盡可能靠近上部MOSFET的漏極和下部MOSFET的源極。

為了優(yōu)化散熱，無(wú)論IC是否有暴露的焊盤(pán)，都應(yīng)將銅皮鋪滿IC下方，銅區(qū)域可以延伸超過(guò)IC的底部區(qū)域和/或通過(guò)熱過(guò)孔連接到埋銅平面，用于垂直散熱的過(guò)孔、延伸的銅平面和用于散熱的埋平面的這種組合可以實(shí)現(xiàn)IC全部散熱能力。

5.layout示例

在圖9-6中，示出了具有SuperSO-8高側(cè)MOSFET和低側(cè)MOSFET的局部布局示例，驅(qū)動(dòng)器的相位連接盡可能靠近高側(cè)MOSFET的源極，并且為了提高連接本身的可靠性和寄生電感，過(guò)孔被加倍。

VCC和PVCC的兩個(gè)去耦電容，以及BOOT電容，都放置在驅(qū)動(dòng)器所在的底部，為了與低側(cè)MOSFET具有非常好的熱耦合和非常小的寄生電感，使用多個(gè)過(guò)孔將驅(qū)動(dòng)器的露焊盤(pán)連接到GND，GND最終是低側(cè)MOSFET的源極。

圖9-6：5相位電源示例

如圖9-7所示，從高側(cè)開(kāi)啟到高側(cè)關(guān)閉和低側(cè)開(kāi)啟的過(guò)渡時(shí)間非常小，VSW引腳的下降沿在4ns的范圍內(nèi)，同時(shí)完全切換高側(cè)柵極所需的時(shí)間在6ns的范圍內(nèi)。由于噪聲，從VSW/PHASE節(jié)點(diǎn)識(shí)別高側(cè)MOSFET關(guān)斷和低側(cè)MOSFET導(dǎo)通之間的死區(qū)時(shí)間可能很困難，參考由低側(cè)MOSFET柵極信號(hào)在其克服1V值時(shí)給出，在這種情況下，死區(qū)時(shí)間可以估計(jì)在6ns左右。

圖9-7：TURN OFF

從低側(cè)MOSFET開(kāi)啟到高側(cè)MOSFET打開(kāi)的轉(zhuǎn)變?nèi)鐖D9-8所示。在這種情況下，VSW/PHASE節(jié)點(diǎn)的上升沿在4ns的范圍內(nèi)，考慮到低側(cè)柵極何時(shí)跨過(guò)1V閾值，死區(qū)時(shí)間的持續(xù)時(shí)間更多地在10ns的范圍內(nèi)。在高側(cè)MOSFET的上升沿期間，可以在低側(cè)MOSFET柵極上看到尖峰，該尖峰通常被理解為感應(yīng)導(dǎo)通的標(biāo)志(在VSW/PHASE節(jié)點(diǎn))。大多數(shù)時(shí)候，由于封裝或走線連接的寄生電感，柵極上的尖峰只不過(guò)是尖峰，換句話說(shuō)，尖峰不會(huì)立即轉(zhuǎn)換為在低側(cè)MOSFET的VGS上的尖峰。

圖9-8：TURN ON