一、背景描述

板載的二次電源設(shè)計關(guān)乎單板的正常、可靠工作， 本文主要分享最近遇到的一個故障，從而提醒大家在板載二次電源設(shè)計中還需要重點關(guān)注這樣一個參數(shù)“斜坡時間Ramp Time”的設(shè)置。

二、故障現(xiàn)象

某交換機模塊，其核心是基于FPGA K7進行了擴展，出現(xiàn)了部分模塊上電后偶發(fā)無法正常啟動的情況，偶發(fā)的頻次還比較高，主要兩個關(guān)鍵信息：1）有模塊上電能一直正常工作，2）問題模塊有時也能上電正常工作。

經(jīng)觀察出故障時FPGA的FLASH配置狀態(tài)LED，顯示未配置成功，對FPGA的相關(guān)電源電壓值和紋波進行測量也符合要求。

三、斜坡時間RampTime引入

1、根據(jù)FPGA的配置手冊，F(xiàn)PGA配置流程分為8大步驟，第一步是Power-Up，如下圖所示：

2、在FPGA的Power-Up步驟，有如下的注意要求，即使FPGA和BPI flash共享同一個電源，兩者的響應(yīng)也會不同時，因此需要特別關(guān)注FPGA和BPI flash的“上電順序power-on sequence”以及“上電斜坡power-on ramp”。

3、關(guān)于FPGA的上電順序power-on sequence如下圖所示，這塊通常大家都比較注意。

4、關(guān)于FPGA的上電斜坡power-on ramp要求如下圖所示，其中VCCO電源要求斜坡時間為0.2~50ms之間。

5、上電斜坡power-on ramp的時間如何設(shè)置？以我們常用的凌特46XX系列舉例，下圖來自LTM4620的軟啟動設(shè)置引腳TRACK的介紹以及軟起動ramp時間的設(shè)置公式，當電容選擇為100nF（0.1uF）時，根據(jù)公式100nF/1.3uA*0.6V=46ms，考慮到電容容值誤差（5%）以及后端容性負載的差異，ramp斜坡時間基本上在50ms左右，處于臨界值。

經(jīng)過實際測量故障模塊的3.3V斜坡時間（上升沿時間）確實為50ms左右。

6、處理器的上電斜坡power-on ramp time示例：

1）P2020手冊中一方面明確了電源需要在50ms內(nèi)到達穩(wěn)定值，可以認為ramp time＜50ms；另一方面規(guī)定了ramp rate的最大值為3600V/s，換算為ramp time以1V電壓為例，即等于1/3600=0.277ms；則我們認為P2020的ramp time在0.277~50ms之間。

2）T2080手冊中一方面明確了電源需要在75ms內(nèi)到達穩(wěn)定值，可以認為ramp time＜75ms；另一方面規(guī)定了ramp rate的最大值為25V/ms，換算為ramp time以1V電壓為例，即等于1/2500=0.4ms；則我們認為T2080的ramp time在0.4~75ms之間。

四、補充說明

1、在板載二次電源設(shè)計時，斜坡時間Ramp Time也很重要，需要特別注意，上升沿太陡峭會引入過流保護、沖擊電流等問題，上升沿太緩會影響各芯片正常工作的先后時序等問題，需要根據(jù)具體的數(shù)據(jù)手冊選擇合適的Ramp Time時間，通常在5~10ms之間為優(yōu)。

2、對于電源芯片的選用以及電路設(shè)計上，關(guān)注Ramp Time的相關(guān)設(shè)置，對于凌特系列可通過TRACK引腳上電容大小按公式進行調(diào)整，通常可選擇10nF級別左右。

3、硬件系統(tǒng)的可靠性需要更多精益求精的設(shè)計。