RM新时代网站-首页

0
  • 聊天消息
  • 系統(tǒng)消息
  • 評(píng)論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會(huì)員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識(shí)你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

什么是異構(gòu)集成?什么是異構(gòu)計(jì)算?異構(gòu)集成、異構(gòu)計(jì)算的關(guān)系?

中科院半導(dǎo)體所 ? 來(lái)源:SiP與先進(jìn)封裝技術(shù) ? 2023-11-27 10:22 ? 次閱讀

異構(gòu)集成主要指將多個(gè)不同工藝節(jié)點(diǎn)單獨(dú)制造的芯片封裝到一個(gè)封裝內(nèi)部,以增強(qiáng)功能性和提高性能。異構(gòu)計(jì)算是指將CPU、GPU、FPGA、DSP等不同架構(gòu)的運(yùn)算單元整合到一起進(jìn)行并行計(jì)算。

1)異 構(gòu)集 成

異構(gòu)集成(Heterogeneous Integration)

異構(gòu)集成通常和單片集成電路(monolithic)相對(duì)應(yīng),我們常見的芯片都是單片集成電路,它們屬于同構(gòu)集成(homogeneous Integration),意味著在同一種材料上制作出所有元件。這曾經(jīng)是杰克?基爾比(Jack Kilby)的偉大夢(mèng)想,并最終成為現(xiàn)實(shí),進(jìn)而推動(dòng)了信息技術(shù)的巨大進(jìn)步,對(duì)人類文明的進(jìn)步也產(chǎn)生重大影響。

異構(gòu)集成和同構(gòu)集成二者并不相互排斥,所有異構(gòu)集成的單元都是同構(gòu)集成。

異構(gòu)集成(Heterogeneous Integration)準(zhǔn)確來(lái)講,全稱為異構(gòu)異質(zhì)集成,異構(gòu)集成可看作是其漢語(yǔ)的簡(jiǎn)稱,這里,我們將其分為異構(gòu)(HeteroStructure)集成和異質(zhì)(HeteroMaterial)集成兩大類。

HeteroStructureIntegration

HeteroStructure Integration(異構(gòu)集成)主要指將多個(gè)不同工藝節(jié)點(diǎn)單獨(dú)制造的芯片封裝到一個(gè)封裝內(nèi)部,以增強(qiáng)功能性和提高性能,可以對(duì)采用不同工藝、不同功能、不同制造商制造的組件進(jìn)行封裝。例如將不同廠商的10nm、28nm、45nm的小芯片通過異構(gòu)集成技術(shù)封裝在一起。

這里主要以硅材質(zhì)的芯片為主,工程師可以像搭積木一樣,在芯片庫(kù)里將不同工藝節(jié)點(diǎn)的Chiplet小芯片通過異構(gòu)集成技術(shù)組裝在一起。

HeteroMaterial Integration

HeteroMaterial Integration(異質(zhì)集成)是指將不同材料的半導(dǎo)體器件集成到一個(gè)封裝內(nèi),可產(chǎn)生尺寸小、經(jīng)濟(jì)性好、靈活性高、系統(tǒng)性能更佳的產(chǎn)品。

如將Si、GaN、SiC、InP生產(chǎn)加工的芯片通過異質(zhì)集成技術(shù)封裝到一起,形成不同材料的半導(dǎo)體在同一款封裝內(nèi)協(xié)同工作的場(chǎng)景。

過去,出于功耗、性能、成本等因素的考慮,集成首先在單片上實(shí)施,例如SoC。近些年,由于摩爾定律日益趨緩,單片集成的發(fā)展受到了一些影響。得益于先進(jìn)封裝與芯片堆疊技術(shù)的創(chuàng)新,設(shè)計(jì)人員可以將系統(tǒng)集成至單個(gè)封裝內(nèi)形成SiP,這就推進(jìn)了異構(gòu)異質(zhì)集成的發(fā)展。

下圖所示 Intel 的Co-EMIB技術(shù)就屬于典型的異構(gòu)集成技術(shù)。

4b5bd640-8c43-11ee-939d-92fbcf53809c.png

今天,Heterogeneous Integration 異構(gòu)異質(zhì)集成主要是指封裝層面(Package Level)的集成,其概念出現(xiàn)的歷史并不長(zhǎng),是在近十年間隨著先進(jìn)封裝技術(shù)的興起而日益受到業(yè)界的重視,并逐漸發(fā)展為電子系統(tǒng)集成中最受關(guān)注的環(huán)節(jié)。

2)異 構(gòu)計(jì) 算

異構(gòu)計(jì)算(Heterogeneous Computing)

異構(gòu)計(jì)算是指將CPU、GPU、FPGA、DSP等不同架構(gòu)的運(yùn)算單元整合到一起進(jìn)行并行計(jì)算。

例如,CPU擅長(zhǎng)管理和調(diào)度,比如讀取數(shù)據(jù),管理文件,人機(jī)交互等;GPU管理弱,運(yùn)算強(qiáng),更適合整塊數(shù)據(jù)進(jìn)行流處理的算法;FPGA實(shí)時(shí)性高,能管理能運(yùn)算,但是開發(fā)周期長(zhǎng),復(fù)雜算法開發(fā)難度大;DSP適合特定算法的計(jì)算等。

當(dāng)人工智能等海量計(jì)算訴求到來(lái)之后,GPU、FPGA、DSP去配合CPU進(jìn)行計(jì)算的使命就自然而然的產(chǎn)生了,這就是異構(gòu)計(jì)算。

異構(gòu)計(jì)算技術(shù)從上世紀(jì)80年代中期產(chǎn)生,由于能有效獲取高計(jì)算能力、可擴(kuò)展性好、資源利用率高、發(fā)展?jié)摿Υ?,已成為并行?jì)算領(lǐng)域中的研究熱點(diǎn)。

4c8e0d9e-8c43-11ee-939d-92fbcf53809c.jpg

近年來(lái),人工智能持續(xù)爆發(fā),對(duì)算力提出了更高的要求。異構(gòu)計(jì)算作為大計(jì)算時(shí)代的解決方案,打破傳統(tǒng)通用計(jì)算的限制,融合不同指令集和體系架構(gòu)的計(jì)算單元,完美支持大計(jì)算場(chǎng)景。

異構(gòu)計(jì)算的實(shí)現(xiàn)架構(gòu)通常是CPU+ GPU/FPGA/DSP,主要由CPU完成不可加速部分的計(jì)算以及整個(gè)系統(tǒng)的控制調(diào)度,由GPU/FPGA/DSP完成特定的任務(wù)和加速。

異構(gòu)計(jì)算是一種特殊形式的并行和分布式計(jì)算,區(qū)別于CPU計(jì)算的通用架構(gòu),整合多種計(jì)算架構(gòu)如CPU、GPU、FPGA、DSP、ASIC等,可簡(jiǎn)單理解為:專人干專事,人多力量大。

3)算 力 算力(Computing Power)

算力,顧名思義就是計(jì)算能力。 算力原本是比特幣處理能力的度量單位,即為CPU計(jì)算哈希函數(shù)輸出的速度。現(xiàn)在已經(jīng)成為一個(gè)描述計(jì)算能力的通用名詞。

算力存在于各種硬件設(shè)備中,沒有算力就沒有軟硬件的正常應(yīng)用。高配置的電腦算力更高,可以運(yùn)行復(fù)雜大型的軟件,低配置的電腦算力不夠,適合運(yùn)行一般的辦公軟件。 算力受處理器的運(yùn)行速度、存儲(chǔ)、網(wǎng)絡(luò)等因素的影響,而算力的核心在芯片。

算力為大數(shù)據(jù)和人工智能的發(fā)展提供基礎(chǔ)保障,算力是人工智能發(fā)展的動(dòng)力和引擎。

算力、大數(shù)據(jù)、人工智能,三者已經(jīng)有機(jī)結(jié)合成了一個(gè)智能化的整體。目前,算力的發(fā)展迫在眉睫,否則會(huì)束縛人工智能的發(fā)展。

4)異構(gòu)集成、異構(gòu)計(jì)算、算力的關(guān)系

The relationship between them

關(guān)于異構(gòu)集成、異構(gòu)計(jì)算、算力三者之間的關(guān)系,我想了想,畫了下面一張圖,大致可以來(lái)描述三者之間的關(guān)系。

4cd5f942-8c43-11ee-939d-92fbcf53809c.jpg

異構(gòu)集成主要在封裝層面,通過先進(jìn)封裝技術(shù)將不同工藝節(jié)點(diǎn)、不同材質(zhì)的芯片集成在一起,異構(gòu)計(jì)算通過整合不同架構(gòu)的運(yùn)算單元來(lái)進(jìn)行并行計(jì)算,二者的目的都是為了提升算力。

異構(gòu)計(jì)算充分利用各種計(jì)算資源的并行和分布計(jì)算技術(shù),能夠?qū)⒉煌瞥毯图軜?gòu)、不同指令集、不同功能的硬件進(jìn)行組合,已經(jīng)成為解決算力瓶頸的重要方式。

而要實(shí)現(xiàn)異構(gòu)計(jì)算,異構(gòu)集成和先進(jìn)封裝技術(shù)在其中扮演了關(guān)鍵的角色。異構(gòu)集成與先進(jìn)封裝技術(shù)的進(jìn)步使在單個(gè)封裝內(nèi)構(gòu)建復(fù)雜系統(tǒng)成為了可能,能夠快速達(dá)到異構(gòu)計(jì)算系統(tǒng)內(nèi)的芯片所需要的功耗、體積、性能的要求,是目前技術(shù)能夠?qū)崿F(xiàn)的最佳解決方案。

異構(gòu)集成和異構(gòu)計(jì)算追求的目標(biāo)是使計(jì)算任務(wù)的執(zhí)行具有最短時(shí)間,也就是擁有最強(qiáng)的算力。

5)異 構(gòu) 時(shí) 代

異構(gòu)時(shí)代(Heterogeneous Era)

異構(gòu)技術(shù)逐漸成為主流的時(shí)代,被業(yè)界稱為異構(gòu)時(shí)代,這里的異構(gòu)既包括異構(gòu)計(jì)算也包括異構(gòu)集成。

異構(gòu)計(jì)算概念興起于上世紀(jì)80年代,其熱起來(lái)也是近十年間的事情,異構(gòu)集成概念出現(xiàn)的時(shí)間不到十年,是隨著先進(jìn)封裝技術(shù)的興起而逐漸為業(yè)界所認(rèn)可。

異構(gòu)計(jì)算和異構(gòu)集成兩者的目的都為了提升算力。當(dāng)今這個(gè)時(shí)代,異構(gòu)逐漸成為一個(gè)熱門詞匯,因此被稱為異構(gòu)時(shí)代。

異構(gòu)集成、異構(gòu)計(jì)算都因?yàn)闀r(shí)代而生,這個(gè)時(shí)代,就是異構(gòu)時(shí)代。

總 結(jié)

這篇文章主要搞清楚了以下幾個(gè)問題:

1)異構(gòu)集成全稱為異構(gòu)異質(zhì)集成,主要是指封裝層面的集成,其概念是在近十年間隨著先進(jìn)封裝技術(shù)的興起而日益受到業(yè)界的重視。

2)異構(gòu)計(jì)算是指將CPU、GPU、FPGA、DSP等不同架構(gòu)的運(yùn)算單元整合到一起進(jìn)行并行計(jì)算,以提高算力。

3)算力就是計(jì)算、數(shù)據(jù)處理的能力。

4)異構(gòu)集成、異構(gòu)計(jì)算其主要目的都是為了提升系統(tǒng)的算力。

5)異構(gòu)集成、異構(gòu)計(jì)算都因?yàn)闀r(shí)代而生,這個(gè)時(shí)代,就是異構(gòu)時(shí)代。







審核編輯:劉清

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場(chǎng)。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請(qǐng)聯(lián)系本站處理。 舉報(bào)投訴
  • SiC
    SiC
    +關(guān)注

    關(guān)注

    29

    文章

    2804

    瀏覽量

    62605
  • 芯片封裝
    +關(guān)注

    關(guān)注

    11

    文章

    494

    瀏覽量

    30603
  • GaN
    GaN
    +關(guān)注

    關(guān)注

    19

    文章

    1933

    瀏覽量

    73286
  • 異構(gòu)計(jì)算
    +關(guān)注

    關(guān)注

    2

    文章

    100

    瀏覽量

    16294
  • 異構(gòu)集成
    +關(guān)注

    關(guān)注

    0

    文章

    34

    瀏覽量

    1883

原文標(biāo)題:異構(gòu)集成 與 異構(gòu)計(jì)算

文章出處:【微信號(hào):bdtdsj,微信公眾號(hào):中科院半導(dǎo)體所】歡迎添加關(guān)注!文章轉(zhuǎn)載請(qǐng)注明出處。

收藏 人收藏

    評(píng)論

    相關(guān)推薦

    人工智能應(yīng)用中的異構(gòu)集成技術(shù)

    引言 2022年ChatGPT的推出推動(dòng)了人工智能應(yīng)用的快速發(fā)展,促使高性能計(jì)算系統(tǒng)需求不斷增長(zhǎng)。隨著傳統(tǒng)晶體管縮放速度放緩,半導(dǎo)體行業(yè)已轉(zhuǎn)向通過異構(gòu)集成實(shí)現(xiàn)系統(tǒng)級(jí)縮放。異構(gòu)
    的頭像 發(fā)表于 12-10 10:21 ?227次閱讀
    人工智能應(yīng)用中的<b class='flag-5'>異構(gòu)</b><b class='flag-5'>集成</b>技術(shù)

    【一文看懂】什么是異構(gòu)計(jì)算?

    隨著人工智能、深度學(xué)習(xí)、大數(shù)據(jù)處理等技術(shù)的快速發(fā)展,計(jì)算需求的復(fù)雜性不斷提升。傳統(tǒng)的單一計(jì)算架構(gòu)已難以滿足高效處理復(fù)雜任務(wù)的要求,異構(gòu)計(jì)算因此應(yīng)運(yùn)而生,成為現(xiàn)代計(jì)算領(lǐng)域的一個(gè)重要方向。
    的頭像 發(fā)表于 12-04 01:06 ?1348次閱讀
    【一文看懂】什么是<b class='flag-5'>異構(gòu)計(jì)算</b>?

    異構(gòu)集成封裝類型詳解

    隨著摩爾定律的放緩,半導(dǎo)體行業(yè)越來(lái)越多地采用芯片設(shè)計(jì)和異構(gòu)集成封裝來(lái)繼續(xù)推動(dòng)性能的提高。這種方法是將大型硅芯片分割成多個(gè)較小的芯片,分別進(jìn)行設(shè)計(jì)、制造和優(yōu)化,然后再集成到單個(gè)封裝中。
    的頭像 發(fā)表于 11-05 11:00 ?419次閱讀
    <b class='flag-5'>異構(gòu)</b><b class='flag-5'>集成</b>封裝類型詳解

    澎峰科技高性能計(jì)算庫(kù)PerfIPP介紹

    PerfIPP是專為計(jì)算機(jī)視覺處理和信號(hào)處理設(shè)計(jì)的優(yōu)化計(jì)算庫(kù),計(jì)算驅(qū)動(dòng)層基于OpenCL標(biāo)準(zhǔn),支持異構(gòu)計(jì)算加速。
    的頭像 發(fā)表于 09-02 17:39 ?362次閱讀
    澎峰科技高性能<b class='flag-5'>計(jì)算</b>庫(kù)PerfIPP介紹

    淺談國(guó)產(chǎn)異構(gòu)雙核RISC-V+FPGA處理器AG32VF407的優(yōu)勢(shì)和應(yīng)用場(chǎng)景

    關(guān)于國(guó)產(chǎn)異構(gòu)雙核RISC-V+FPGA處理器AG32VF407的具體優(yōu)勢(shì)和應(yīng)用場(chǎng)景淺談如下: 優(yōu)勢(shì) 異構(gòu)計(jì)算能力 : 異構(gòu)雙核設(shè)計(jì)結(jié)合了RISC-V的高效指令集和FPGA的靈活可編程性,能夠針對(duì)特定
    發(fā)表于 08-31 08:32

    打造異構(gòu)計(jì)算新標(biāo)桿!國(guó)數(shù)集聯(lián)發(fā)布首款CXL混合資源池參考設(shè)計(jì)

    參考設(shè)計(jì)是首個(gè)支持異構(gòu)計(jì)算架構(gòu)的CXL硬件設(shè)備,標(biāo)志著CXL技術(shù)在數(shù)據(jù)中心領(lǐng)域迎來(lái)異構(gòu)計(jì)算新階段。 ? 國(guó)數(shù)集聯(lián)基于FPGA與自主研發(fā)的CXL協(xié)議IP的先進(jìn)特性,可實(shí)現(xiàn)CPU、GPU、DDR、SSD
    的頭像 發(fā)表于 08-06 14:19 ?310次閱讀
    打造<b class='flag-5'>異構(gòu)計(jì)算</b>新標(biāo)桿!國(guó)數(shù)集聯(lián)發(fā)布首款CXL混合資源池參考設(shè)計(jì)

    異構(gòu)智算,打贏智算時(shí)代「牧野之戰(zhàn)」

    商周大戰(zhàn)?周武王用「異構(gòu)智算」拿下戰(zhàn)場(chǎng)!
    的頭像 發(fā)表于 07-24 14:13 ?1767次閱讀
    <b class='flag-5'>異構(gòu)</b>智算,打贏智算時(shí)代「牧野之戰(zhàn)」

    AvaotaA1全志T527開發(fā)板AMP異構(gòu)計(jì)算簡(jiǎn)介

    Avaota SBC 的部分平臺(tái)內(nèi)具有小核心 CPU,與大核心一起組成了異構(gòu)計(jì)算的功能。 在異構(gòu)多處理系統(tǒng)中,主核心和輔助核心的存在旨在共同協(xié)作,以實(shí)現(xiàn)更高效的任務(wù)處理。這種協(xié)作需要系統(tǒng)采取一系列
    發(fā)表于 07-24 09:54

    異構(gòu)計(jì)算:解鎖算力潛能的新途徑

    在這個(gè)數(shù)據(jù)爆炸的時(shí)代,計(jì)算力是推動(dòng)社會(huì)與科技創(chuàng)新的核心。從日常智能設(shè)備的流暢運(yùn)行到超級(jí)計(jì)算機(jī)的尖端模擬,均依賴強(qiáng)大的計(jì)算能力。但面對(duì)多樣化的復(fù)雜計(jì)算任務(wù),單一處理器難以勝任。于是,
    的頭像 發(fā)表于 07-18 08:28 ?7818次閱讀
    <b class='flag-5'>異構(gòu)計(jì)算</b>:解鎖算力潛能的新途徑

    日月光應(yīng)邀出席SEMICON China異構(gòu)集成(先進(jìn)封裝)國(guó)際會(huì)議

    為期一周的SEMICON China 活動(dòng)于上周六在上海落下帷幕,整周活動(dòng)開展得如火如荼, 特別是上周二(3月19日)舉辦的異構(gòu)集成(先進(jìn)封裝)國(guó)際會(huì)議(HIIC)上,眾多業(yè)內(nèi)專家云集一堂,共同探討異構(gòu)
    的頭像 發(fā)表于 03-27 14:46 ?404次閱讀

    Cadence與Intel代工廠合作通過EMIB封裝技術(shù)實(shí)現(xiàn)異構(gòu)集成

    Cadence 與 Intel 代工廠合作開發(fā)并驗(yàn)證了一項(xiàng)集成的先進(jìn)封裝流程。該流程能利用嵌入式多晶粒互連橋接(EMIB)技術(shù)來(lái)應(yīng)對(duì)異構(gòu)集成多芯粒架構(gòu)不斷增長(zhǎng)的復(fù)雜性。
    的頭像 發(fā)表于 03-11 11:48 ?811次閱讀

    多核異構(gòu)通信框架(RPMsg-Lite)

    概要 隨著科技的飛速發(fā)展,計(jì)算需求日益復(fù)雜和多樣化,傳統(tǒng)的單核處理器已難以滿足所有應(yīng)用場(chǎng)景的需求。在這樣的背景下,異構(gòu)多核系統(tǒng)應(yīng)運(yùn)而生,成為推動(dòng)計(jì)算領(lǐng)域進(jìn)步的重要力量。異構(gòu)多核系統(tǒng)不僅
    的頭像 發(fā)表于 03-08 18:20 ?5413次閱讀
    多核<b class='flag-5'>異構(gòu)</b>通信框架(RPMsg-Lite)

    高通NPU和異構(gòu)計(jì)算提升生成式AI性能?

    異構(gòu)計(jì)算的重要性不可忽視。根據(jù)生成式AI的獨(dú)特需求和計(jì)算負(fù)擔(dān),需要配備不同的處理器,如專注于AI工作負(fù)載的定制設(shè)計(jì)的NPU、CPU和GPU。
    的頭像 發(fā)表于 03-06 14:15 ?782次閱讀

    一文解析異構(gòu)集成技術(shù)中的封裝天線

    為適應(yīng)異構(gòu)集成技術(shù)的應(yīng)用背景,封裝天線的實(shí)現(xiàn)技術(shù)也應(yīng)有所變化,利用封裝工藝的優(yōu)點(diǎn)以實(shí)現(xiàn)更佳的性能。
    發(fā)表于 02-29 11:11 ?1414次閱讀
    一文解析<b class='flag-5'>異構(gòu)</b><b class='flag-5'>集成</b>技術(shù)中的封裝天線

    華芯邦科技開創(chuàng)異構(gòu)集成新紀(jì)元,Chiplet異構(gòu)集成技術(shù)衍生HIM異構(gòu)集成模塊賦能孔科微電子新賽道

    華芯邦科技將chiplet技術(shù)應(yīng)用于HIM異構(gòu)集成模塊中伴隨著集成電路和微電子技術(shù)不斷升級(jí),行業(yè)也進(jìn)入了新的發(fā)展周期。HIM異構(gòu)集成模塊化-
    的頭像 發(fā)表于 01-18 15:20 ?590次閱讀
    RM新时代网站-首页