關(guān)鍵詞：自舉電容選??；關(guān)注 HS 引腳負(fù)壓；芯片抗負(fù)壓噪聲

圣邦微電子推出 SGM48211 系列 120V 高壓半橋柵極驅(qū)動產(chǎn)品。器件可應(yīng)用于電信，數(shù)據(jù)通信，便攜式存儲的 48V 或更低電壓系統(tǒng)中的電源轉(zhuǎn)換器，半橋、全橋、推挽、同步降壓，正激變換器和同步整流器等方面。

一顆好的高壓半橋柵極驅(qū)動芯片需要具備怎樣的性能？提供 4A 拉電流和 4A 灌電流輸出能力；能夠以最小的開關(guān)損耗驅(qū)動大功率 MOSFET；電源引腳 VDD 運行范圍 8V 至 17V（絕對最大值 20V）；輸入引腳耐壓為 -10V 至 20V；強魯棒性；高側(cè)、低側(cè)兩個通道完全獨立，且彼此的導(dǎo)通和關(guān)斷之間存在 2.5ns（TYP）延遲匹配；驅(qū)動器內(nèi)部具備欠壓鎖定保護功能防止故障；HS 引腳抗負(fù)壓能力強，支持 100ns -(24V-VDD) 負(fù)壓和 50V/ns dV/dt 強抗噪聲能力；內(nèi)置自舉二極管……SGM48211 就是一個集合以上全部性能的絕佳選擇。

表 1 SGM48211 主要優(yōu)勢

SGM48211 的 HS 引腳具有抗負(fù)壓噪聲能力，在 100ns 時間內(nèi)可承受的最大負(fù)壓是 -(24V-VDD)。當(dāng) HS 引腳負(fù)壓不超過芯片絕對最大額定值，芯片輸出正常（如圖 1 所示）。

圖 1 HS 引腳抗負(fù)壓能力

測試板：SGM48211 搭建的降壓電路；測試條件：VDD = 12V

SGM48211 的 HS 引腳抗 dV/dt 噪聲能力達到50V/ns。當(dāng) HS 引腳電壓變化速率在芯片絕對最大額定值范圍內(nèi)，芯片正常工作，HO 和 LO 輸出正常（如圖 2 所示）。

(a)

(b)

圖 2 HS 引腳抗 dV/dt 噪聲能力

SGM48211 內(nèi)部集成 120V 額定電壓的自舉二極管，可以幫助客戶省卻二極管電路設(shè)計并減小 PCB 尺寸。如圖 3 所示，當(dāng)上管 Q1 關(guān)斷，下管 Q2 導(dǎo)通時，HS 引腳電壓低于電源電壓 VDD，VDD 通過自舉二極管 DBOOT 對自舉電容 CBOOT 進行充電，在自舉電容兩端產(chǎn)生 VBS 電壓；當(dāng)下管 Q2 關(guān)斷，上管 Q1 開通時，驅(qū)動芯片內(nèi)部上管 MOS 導(dǎo)通，由自舉電容兩端懸浮電壓 VBS 支持 HO 相對 HS 的開關(guān)。隨著上管 Q1 導(dǎo)通，HS 高壓時自舉二極管處于反偏，VBS 和電源 VDD 被隔離開。

Q1 關(guān)斷，Q2 導(dǎo)通

Q1 開通，Q2 關(guān)斷

圖 3自舉電路工作原理

除 SGM48211 之外，圣邦微電子還推出了同系列 120V 高壓半橋柵極驅(qū)動芯片 SGM48209 可供客戶選擇，其典型特性如表 2 所示。

表 2 圣邦高壓半橋柵極驅(qū)動芯片系列產(chǎn)品

注：SGM48211 引腳分布不同于 SGM48209，具體參見數(shù)據(jù)手冊。

接下來，我們將以 SGM48211 為例，探討一下在使用高壓半橋柵極驅(qū)動產(chǎn)品過程中會遇到的各類問題及應(yīng)對方案。

首先，在電路設(shè)計之初，需要特別注意的是自舉電容 CBOOT 的選取，不能過小，亦不能過大。

當(dāng)下管 Q2 導(dǎo)通，HS 電壓低于電源電壓 VDD，自舉電容 CBOOT 會被充電。自舉電容僅在上管 Q1 開通時放電，給高端電路提供電源 VBS。選取 CBOOT，首先要考慮的參數(shù)是上管 Q1 開通時，自舉電容允許的最大電壓降。如果 CBOOT 容值選擇過小，會出現(xiàn)如圖 4 所示的現(xiàn)象，由于 CBOOT 上存儲的電荷不足，VHB-VHS 的電壓跌落至低于驅(qū)動芯片 HB 的 UVLO 閾值，從而觸發(fā)驅(qū)動芯片欠壓鎖定保護，導(dǎo)致 HO 無輸出，上管 Q1 無法開通。

(a)

(b)

圖 4 CBOOT 過小的影響（波形參考地）

根據(jù)驅(qū)動芯片 HB 的 UVLO 值，可由式（1）求得 CBOOT 的最小值。

式中，QG 是功率管的柵極總電荷量；IBL 是 HB 對地漏電流；IRGS 是流入柵極-源極電阻器的電流；IQBS 是 HB 至 HS 靜態(tài)電流；tON 是上管 Q1 導(dǎo)通時間；VF 是自舉二極管 DBOOT 的正向?qū)▔航担籚HB,OFF 是驅(qū)動芯片 VHB 的下降 UVLO 閾值。

從式（1）可見，隨著 QG 增大，自舉電容 CBOOT 的取值也需要增大，CBOOT 增大會導(dǎo)致自舉二極管瞬時充電電流增大。需要特別注意的是，由于自舉二極管是集成在 SGM48211 的內(nèi)部，集成的自舉二極管的 Die 面積有限，散熱能力有限。CBOOT 充電電流超出自舉二極管散熱能力時，可能會燒毀自舉二極管。圖 5、6 所示為在 VDD = 12V 條件下對 SGM48211 內(nèi)部自舉二極管充電時的峰值電流波形：CBOOT = 680nF，DBOOT 峰值電流為 10.7A。

圖 5 CBOOT 無串聯(lián)自舉電阻

圖 6 自舉二極管充電電流

可見，CBOOT 的容值如果選擇過大，會導(dǎo)致自舉二極管存在損壞的風(fēng)險。實際應(yīng)用中，由于功率管 QG 較大，CBOOT 取值不得不大時（如 CBOOT ≥ 680nF 時），為了保護 SGM48211 內(nèi)部自舉二極管，可以選擇在 CBOOT 處串聯(lián)一個自舉電阻 RBOOT（典型值 1Ω 至 10Ω）來限制自舉電容的充電電流（如圖 7 所示）。如圖 8 所示，在VDD = 12V，CBOOT = 680nF，RBOOT = 1Ω 條件下對 SGM48211 內(nèi)部自舉二極管耐峰值電流能力進行測試，結(jié)果與圖 6 對比，DBOOT 峰值電流從 10.7A 降至 5.5A。

圖 7 CBOOT 串聯(lián)一個自舉電阻 RBOOT

圖 8 增加自舉電阻后自舉二極管充電電流

但是，自舉電阻不可過大，否則會增加 VBS 時間常數(shù)。下管 Q2 的最低導(dǎo)通時間，即給自舉電容充電或刷新電荷的時間，必須匹配這個時間常數(shù)。該時間常數(shù)取決于自舉電阻，自舉電容和開關(guān)器件的占空比，可由下式（2）求得。

式中，RBOOT 是自舉電阻；CBOOT 是自舉電容；D 是占空比。

當(dāng) CBOOT 串聯(lián)自舉電阻，需要考慮自舉電阻帶來的一個額外的電壓降。

式中：ICHARGE 是自舉電容充電電流；tCHARGE 是自舉電容充電時間，即下管 Q2 導(dǎo)通時間；RBOOT 是自舉電阻。

除了上述自舉電容 CBOOT 的選取需要特別注意之外，高壓半橋柵極驅(qū)動產(chǎn)品在實際應(yīng)用中還經(jīng)常遇到的一大挑戰(zhàn)是 HS 引腳負(fù)壓帶來的芯片失效。

如圖 9 所示，由于實際電路中存在上下管功率器件的封裝電感和電路板走線的寄生電感，上管 Q1 導(dǎo)通時，電流經(jīng)過上管流過負(fù)載電感；上管 Q1 關(guān)斷換流時，續(xù)流電流經(jīng)過下管 Q2 的體二極管流過負(fù)載電感，該電流會在 LS1、LS2 等寄生電感上產(chǎn)生電壓，從而導(dǎo)致 HS 引腳處產(chǎn)生低于地線電壓的負(fù)壓。該負(fù)電壓的大小正比于寄生電感的大小和開關(guān)器件的電流關(guān)斷速度 di/dt，如式（4）所示，其中 di/dt 由柵極驅(qū)動電阻 RG 和開關(guān)器件的輸入電容 CISS 決定。

式中，VF 是下管 Q2 的體二極管正向?qū)▔航怠?/p>

Q1 導(dǎo)通，Q2 關(guān)斷

Q1 關(guān)斷，Q2 續(xù)流

圖 9HS 引腳產(chǎn)生負(fù)壓的原因

SGM48211 的 HS 引腳在 100ns 時間內(nèi)可承受的最大負(fù)壓是 -(24V-VDD)，當(dāng) HS 引腳負(fù)壓幅值超過驅(qū)動芯片 HS 引腳的耐負(fù)壓最大值，可能會導(dǎo)致驅(qū)動芯片發(fā)生閂鎖效應(yīng)，產(chǎn)生不可預(yù)測的結(jié)果。如 HI 為低電平時，HO 從低電平跳到高電平，半橋兩個功率管發(fā)生直通短路。如圖 10、11 所示，在上管關(guān)斷的時候 HS 引腳的瞬間電壓達到了 -18.6V，這個負(fù)壓使得 HO 從低電平跳變成高電平，上管和下管直通短路。

圖 10 HS 引腳負(fù)壓測試板

圖 11 HS 引腳負(fù)壓過大對驅(qū)動芯片的影響

另外，自舉電容兩端最大的電壓 VHB-VHS 等于 VDD-VF-VHS，HS 引腳負(fù)壓過大可能會使自舉電容處于過壓狀態(tài)，會有打壞電容，短路到 HS 的風(fēng)險。同時如果 VHB-VHS 超過驅(qū)動芯片的絕對最大額定值，會導(dǎo)致驅(qū)動芯片過壓損壞。

由上述分析可知，HS 引腳負(fù)壓過大容易導(dǎo)致驅(qū)動芯片失效。因此，如何抑制 HS 負(fù)壓，將是高壓半橋柵極驅(qū)動芯片應(yīng)用中的重要課題。為了減小 HS 引腳負(fù)壓，在電路設(shè)計中需要注意：

1、 優(yōu)化布局，減少寄生電感（如圖 12 所示）。半橋電路的兩個功率管盡可能靠近放置，它們之間連線盡可能短粗；驅(qū)動芯片盡量靠近功率管，減少驅(qū)動回路的走線；使用低寄生電感的驅(qū)動電阻；使用低寄生電感的瓷片電容作為自舉電容 CBOOT，同時 CBOOT 盡量靠近驅(qū)動芯片引腳；退耦電容盡量靠近驅(qū)動芯片引腳。

圖 12 布局注意事項

2、 降低功率管的開關(guān)速度，從而降低開關(guān)時的電流變化率 di/dt。增大驅(qū)動電阻（注意：這種方法會增加功率管開關(guān)損耗）；外加緩沖電路。

3、 在 HS 和 VSS 之間增加一個低正向?qū)▔航档?a target="_blank">肖特基二極管：快速將 HS 引腳負(fù)壓鉗位到 -0.7V 左右（如圖 13 所示）。為驗證該方法，在圖 11 測試條件的基礎(chǔ)上，增加 HS 到 VSS 的鉗位肖特基二極管。上電測試后發(fā)現(xiàn) HS 引腳負(fù)壓被成功鉗位，HO 輸出無異常跳變，驅(qū)動芯片工作正常（如圖 14 所示）。

4、 可以考慮在 HS 與 SW 間放置一個低阻值噪聲抑制電阻 RVS。既可以作為驅(qū)動電阻起到限制上管 Q1 的開通速度和關(guān)斷速度的作用，也可以作為自舉電阻限制 CBOOT 的充電電流，還限制了在上管 Q1 源極的電壓負(fù)向瞬態(tài)時肖特基二極管的電流。

圖 13 在 HS 和 VSS 之間增加一個低正向?qū)▔航档男ぬ鼗O管

圖 14 增加鉗位二極管后 HS 引腳電壓波形

關(guān)于圣邦微電子

SG Micro Corp

圣邦微電子（北京）股份有限公司（股票代碼 300661）專注于高性能、高品質(zhì)模擬集成電路的研發(fā)和銷售。產(chǎn)品覆蓋信號鏈和電源管理兩大領(lǐng)域，擁有 30 大類 4600 余款可供銷售型號，全部自主研發(fā)，廣泛應(yīng)用于工業(yè)、汽車電子、通信設(shè)備、消費類電子和醫(yī)療儀器等領(lǐng)域，以及物聯(lián)網(wǎng)、新能源和人工智能等新興市場。

審核編輯：湯梓紅