RM新时代网站-首页

0
  • 聊天消息
  • 系統(tǒng)消息
  • 評論與回復
登錄后你可以
  • 下載海量資料
  • 學習在線課程
  • 觀看技術視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會員中心
創(chuàng)作中心

完善資料讓更多小伙伴認識你,還能領取20積分哦,立即完善>

3天內不再提示

一文詳解超標量處理器

冬至子 ? 來源:內核工匠 ? 作者:Crown ? 2023-12-05 13:54 ? 次閱讀

一、引言

處理器(central process unit,簡稱CPU)是手機的核心部件,其主要功能是取指令并譯碼執(zhí)行。CPU主要包括控制器和運算器兩個部件,它對在手機中的所有硬件資源(如存儲器,輸入輸出單元)進行控制調配,執(zhí)行運算。在系統(tǒng)中所有軟件層的操作,最終都將通過指令集映射為CPU的操作,因此,它的性能高低直接影響著用戶的體驗。

得益于半導體工藝的進步,架構的演進,CPU的性能不斷地提升。然而,應用程序(APP)的不斷發(fā)展對處理器性能有了更高的要求,要使得APP運行的穩(wěn)定、流暢,軟件工作者要深入理解處理器的微架構,理解指令的執(zhí)行過程,做出一些更精細化的改善和優(yōu)化。

二、超標量處理器簡介

目前,手機處理器大部分是超標量處理器(superscalar processor)。想要理解超標量處理器,得先明白流水線技術。流水線技術是將一條指令分解為多個步驟(周期),并且每一個周期時間相同。

image.png

超標量處理器的流水線中,允許多條指令同時存在。這樣一條指令不用等待它前面的指令執(zhí)行完畢,就有可能可以進入處理器的后面得到執(zhí)行,這種方式提升了處指令并行性(ILP: instruction level parallelism),進而提升性能。如上圖所示,當處理器沒有使用流水線的時候,它的時間周期是D,在使用了n級流水線之后,一條指令的平均執(zhí)行周期變成了D/n+S,其中s表示為流水線中間的延遲。

如今,處理器的微架構已經趨于成熟,指令所經過的部件和被處理的過程相似。一個典型的超標量亂序處理器的組織結構如下圖所示:

image.png

該處理器它包含了取指令(fetch),譯碼(decode),寄存器重命名(rename),發(fā)射(issue),執(zhí)行(execute),寫回(write back),和提交階段(commit)。

三、處理器流水線介紹

前一小節(jié)介紹了超標量處理器的組織結構,本小節(jié)將跟蹤指令的具體執(zhí)行過程,介紹處理器在每一個階段的行為。

1.分支預測/取指令

在取指令階段,除了需要從I-Cache中取出指令之外,同時還要決定下個周期指令的地址。而分支指令的結果只有在執(zhí)行階段才可以得出,因此,有必要對分支指令的行為進行預測,需要預測的內容包含了跳轉方向和跳轉地址。

a.跳轉方向

分支指令可能是發(fā)生跳轉和不發(fā)生跳轉,有些分支指令是無條件執(zhí)行的,它的方向總是發(fā)生跳轉,其余分支指令則需要進行預測。

對于分支指令方向的預測,主要有以下4種方式:

首先,本文給大家介紹一個簡單的分支預測

image.png

該方法直接使用上次分支的結果,相比于靜態(tài)分支預測在一些情況下可以獲得比較好的結果。如下圖,在10000次的for循環(huán)語句中,只有兩次預測失敗了,預測失敗率僅有2/10000=0.002%。

image.png

但是在一些情況下,預測的結果是不準確的,如指令的方向不停的發(fā)生跳轉,那么分支預測的預測失敗率可能接近100%.

i. 基于兩位飽和數(shù)的分支預測

image.png
兩位飽和數(shù)的預測方式在特定情況下有較好的預測結果,但其有一個極限值,因次后來處理器都放棄了這一做法。

ii. 基于局部歷史的分支預測

image.png

通過將它的每次跳轉或者不跳轉的結果記錄于BHR寄存器中作為歷史狀態(tài),然后通過PC值索引該表作為參考。如果一條分支指令的執(zhí)行結果很有規(guī)律,那么可以較好地預測正確率。

iii. 基于全局歷史的分支預測

image.png

與BHR相似,GHR寄存器記錄了最近所有的分支指令的執(zhí)行結果并作為預測。

i.競爭的分支預測

基于BHR和GHR,在不同場景的應用中,各有優(yōu)缺點。競爭的分支預設計了一種自適應的算法根據不同的場景自動的選擇其中一種預測正確率較高的方法。

image.png

當處理器預測了分支指令會跳轉之后,需要對目標地址進行預測:

b. 目標地址

i. 直接跳轉:在指令中直接以立即數(shù)的形式給出了一個相對PC的偏移值。目標地址是固定的,分支預測器可以準確的找到地址;

ii. 間接跳轉:分支指令的目標地址在通用寄存器中,處理器通過獲取寄存器中的值,然后根據該值進行跳轉。對于一些跳轉地址有規(guī)律情形,如call指令調用固定地址的函數(shù),return函數(shù)返回至函數(shù)調用的下一條指令,預測的結果比較準確。其余一些不規(guī)律情形,預測它的跳轉地址則比較困難。

  1. 譯碼

指令解碼階段的任務是將指令中攜帶的信息提取出來,這時候指令就變成了微操作(uop),處理器的后續(xù)階段將使用這些信息繼續(xù)執(zhí)行。對于CICS指令集,指令的長度是不固定的,尋址方式也比較復雜,這增加了譯碼的難度。目前,在手機處理器中主要用的ARM系列處理器,其指令的長度格式是格式固定的,如在32位處理器中:

image.png

  1. 寄存器重命名

接下來,在超標量亂序處理器中,指令將進入寄存器重命名階段。首先,本文介紹關于相關性的概念。在處理器執(zhí)行過程中,指令之間存在一定的相關性,所謂的相關性是指一條指令的執(zhí)行依賴于另一條指令的執(zhí)行結果,指令之間的執(zhí)行順序不能夠改變,這制約了指令發(fā)射階段的選擇范圍。具體的依賴關系有如下三種:

先寫后寫(write after write):表示兩條指令都將結果寫到同一個寄存器;

先讀后寫(write after read):一條指令的目的寄存器和它前面某一條指令的源寄存器一樣;

先寫后讀(read after write):一條指令的源寄存器來自于它前面某條指令的計算結果;

在采用亂序執(zhí)行的處理器中,寄存器重命名通過映射表將邏輯寄存器(指令中表示的寄存器)映射到物理寄存器(處理器中參與運算的寄存器)解決了WAR 和WAW依賴關系,不存在依賴關系的指令可以同時執(zhí)行,提高了ILP(instruction level parallesim)。如下圖:

image.png

只有第二條指令的源寄存器r0依賴于第一條指令計算的結果,寄存器重命名之后,其余指令之間并無依賴關系。

  1. 發(fā)射

將符合一定條件的指令從發(fā)射隊列中選出來,并送到FU(function unit)中去執(zhí)行。滿足發(fā)射條件是指指令的操作數(shù)準備好了,F(xiàn)U數(shù)量充足。然而,對于訪存(load/store)指令,只有在執(zhí)行階段指令的地址被計算得出,它們之間的依賴關系才可以知道。處理器有一定的做法,來加速這種執(zhí)行方式。對于存儲指令加速的如下的三種方式,當出現(xiàn)違例(memory vialotion)時,在流水線的后續(xù)階段會進行消歧處理。

  1. 完全的順序處理
  2. 部分的亂序指行,如下圖

image.png

  1. 完全的亂序指令
  2. 執(zhí)行

指令在執(zhí)行單元獲得執(zhí)行,典型的執(zhí)行單元有ALU,AGU,BPU。

  1. 寫回

將FU計算的結果寫到物理寄存器堆,并通過旁路網絡將這個計算結果送到需要的地方,喚醒依賴于這條指令計算結果的指令。如:

add r0, r1, r2 (1)

add r4, r0, r3 (2)

當?shù)谝粭l指令的結果r0計算完成,它會通知第二條指令r0的值已近準備好,那么這條指令才有可能變成準備好的狀態(tài)并獲得發(fā)射執(zhí)行。

  1. 提交

程序的指令流順序進入處理器,亂序執(zhí)行,并按照指令進入ROB(Reorder Buffer,重排序緩存)的順序進行提交這保證了程序執(zhí)行正確性。保留提交信息的關鍵部件是ROB,它的結構如下圖:

image.png

當一條指令到達流水線的這個階段時,ROB會將這條指令標記為complete狀態(tài),但是并不意味著可以提交了,比如異常,分支預測失敗等,一條已經完成狀態(tài)的指令可能從流水線中抹掉。所以,在一條指令沒有退休(retire)之前,他的狀態(tài)都是推測的(speculative),

ROB本質上是一個FIFO器件,存儲了一條指令的相關信息。如這條指令的類型、結果、目的寄存器、和異常的類型等。ROB的容量決定了流水線中最多可以同時執(zhí)行的指令的個數(shù)。每一個ROB的表項可以包括的內容如下:

(1)complete, 表示一條指令是否已經執(zhí)行完畢;

(2)Areg: 在原始程序中指定的目的寄存器,它以邏輯寄存器的形式給出;

(3)Preg:指令的Areg經過寄存器重命名之后,對應的物理寄存器編號;

(4)Opreg: 指令的Areg被重命名為新的Preg之前,對應的舊的Preg, 當指令發(fā)生異常(exception), 而進行狀態(tài)恢復的時候,會使用這個值;

(5)PC:指令對應的PC值,當一條指令發(fā)生中斷或者異常的時,需要重新保存這個值;

(6)Exception,如果指令發(fā)生了異常,會將這個異常的類型記錄,當指令要退休的時候,會對這個異常進行處理;

(7)Type:指令的類型會被記錄到這里,當指令退休的時候,不同類型的指令會有不同的動作,例如store指令要寫入D-cache。

處理器的執(zhí)行過程中,錯誤的分支預測也需要處理,這個執(zhí)行過程如下:

(1) 回滾:將在錯誤路徑上的后續(xù)指令從流水線中“沖刷”;

(2) 重新取指:"正確的路徑上取出合適的指令執(zhí)行;

image.png

四、處理器性能建模

image.png

處理器的執(zhí)行過程中,理想狀況下,處理器運行在穩(wěn)定的狀態(tài),沒有停頓和“汽泡”。然而總會有各種缺失(miss)事件導致性能的下降。根據區(qū)間模型理論,處理器的CPI(cycles per instruction)可以根據硬件PMU參數(shù)的值和參考硬件手冊中缺失事件的代價,并通過公式進行擬合。這些擬合的結果可以作為應用負載的特性給處理器的調度作為參考。

五、影響處理器發(fā)展的三堵墻

  1. 功耗墻

功耗是影響處理器性能發(fā)揮的重要因素,尤其在是嵌入式設備如手機領域,手機通過電池供電,電池容量有限,所以處理器功耗不能過高。

image.png

Post-Dennardian(處理器供電電壓不變),系統(tǒng)增加S倍,但是因為供電電壓不變,電容減少了S倍,所以總功耗增大了S^2倍。為了保持總功耗不變,chip利用率將減小為以前的1/S^2。

  1. 訪存墻

處理器的性能在發(fā)展過程中有大量的提升,然而內存受限于工藝,價格,帶寬和延遲等發(fā)展緩慢。處理器運算速度和內存訪問速度不匹配。

image.png

  1. 編譯墻

不同處理器有不同的指令集,需要通過二進制翻譯技術將一種處理器上的二進制程序翻譯到另一種處理器上的可執(zhí)行程序,這可以擴大了硬件、軟件的適用范圍,提高了兼容性。

image.png

六、總結

超標量處理器是手機平臺的核心,處理器的微架構在不斷地變化和演進中,軟件工程師如何利用硬件特性,寫出高質量、高性能的代碼成為了一個難點和痛點。

本文詳細介紹了超標量處理器的微架構,跟蹤了一條指令在處理器每一階段的具體執(zhí)行過程,讓讀者深刻理解了硬件行為。同時,結合性能采樣分析工具如perf, vtune, simpleperf,讀者可以獲取程序的熱點(hotspot)或者性能瓶頸。然后,軟件工作人員可以通過讀取硬件數(shù)據PMU(Performance Monitor Unit),深刻理解處理器的性能瓶頸,對代碼做出針對性的調整、優(yōu)化。這可以充分發(fā)揮具體處理器的性能,進而提升整個手機應用的體驗。此外,深刻理解處理器執(zhí)行方式,通過建模的方式,可以獲悉軟件應用的負載大小,這為操作系統(tǒng)的調度提供了進一步的思考。

處理器,特別是在手機平臺上的處理器,它的性能發(fā)揮受限于存儲墻,功耗墻,如何克服這些不利因素,提高未來手機的整體體驗,讀者可以進一步思考。

聲明:本文內容及配圖由入駐作者撰寫或者入駐合作網站授權轉載。文章觀點僅代表作者本人,不代表電子發(fā)燒友網立場。文章及其配圖僅供工程師學習之用,如有內容侵權或者其他違規(guī)問題,請聯(lián)系本站處理。 舉報投訴
  • 處理器
    +關注

    關注

    68

    文章

    19259

    瀏覽量

    229651
  • 寄存器
    +關注

    關注

    31

    文章

    5336

    瀏覽量

    120230
  • CICS
    +關注

    關注

    0

    文章

    3

    瀏覽量

    5478
  • cache技術
    +關注

    關注

    0

    文章

    41

    瀏覽量

    1062
  • for循環(huán)

    關注

    0

    文章

    61

    瀏覽量

    2502
收藏 人收藏

    評論

    相關推薦

    詳解高效能x86處理器

    個時鐘周期內執(zhí)行個以上指令」的超標量流水線(Superscalar),早在1965 年發(fā)跡于RISC 始祖的CDC6600,1980年代陸續(xù)出現(xiàn)在RISC 處理器,如1985 年
    發(fā)表于 10-24 11:58 ?1814次閱讀

    詳解CP15協(xié)處理器

    ARM架構通過支持協(xié)處理器來擴展處理器的功能。ARM架構的處理器支持最多16個協(xié)處理器,通常稱為CP0~CP15。下述的協(xié)處理器被ARM用于
    發(fā)表于 10-31 16:07 ?2099次閱讀
    <b class='flag-5'>一</b><b class='flag-5'>文</b><b class='flag-5'>詳解</b>CP15協(xié)<b class='flag-5'>處理器</b>

    什么是超標量處理器的流水線?超標量處理器的特點有哪些?

    如果每周期可取出多條指令(eg: 超過條)送到流水線中執(zhí)行,并使用硬件來對指令進行調度(eg: 靠硬件自身來決定哪些指令可以并行執(zhí)行)的處理器,就可稱為超標量處理器;
    的頭像 發(fā)表于 03-04 14:03 ?3054次閱讀

    超標量處理器的微體系結構由哪幾部分組成?

    處理器體系結構由哪幾部分組成?超標量處理器的微體系結構由哪幾部分組成?
    發(fā)表于 02-28 07:31

    Arm Cortex-R52處理器技術參考手冊

    Cortex-R52處理器款中等性能的有序超標量處理器,主要用于汽車和工業(yè)應用。 它還適用于各種其他嵌入式應用,如通信和存儲設備。 Cortex-R52
    發(fā)表于 08-17 06:24

    ARM Cortex-R52處理器技術參考手冊

    Cortex-R52處理器款中等性能的有序超標量處理器,主要用于汽車和工業(yè)應用。 它還適用于各種其他嵌入式應用,如通信和存儲設備。 Cortex-R52
    發(fā)表于 08-18 07:07

    Arm Cortex-M7處理器產品介紹

    架構的卓越響應性和易用性。 憑借內置的指令和數(shù)據高速緩存以及緊密耦合的存儲(TCM),這款超標量處理器即使在終端要求最苛刻的處理應用程序中也不會變慢
    發(fā)表于 08-25 06:25

    ARM Cortex-R52+處理器技術參考手冊

    Cortex-R52+處理器款中等性能的有序超標量處理器,主要用于汽車和工業(yè)應用。 它還適用于各種其他嵌入式應用,如通信和存儲設備。 Cortex-R52+
    發(fā)表于 08-29 07:33

    什么是超標量技術/FADD?

    什么是超標量技術/FADD? 超標量(superscalar)是指在CPU中有條以上的流水線,并且每時鐘周期內可以完成條以上的指令,
    發(fā)表于 02-04 10:45 ?1588次閱讀

    處理器種群及種群設計錯誤詳解

    處理器種群及種群設計錯誤詳解
    發(fā)表于 12-15 17:04 ?0次下載

    PowerPC芯片特點及超標量體系CPU優(yōu)化技術

    后進行對比實驗,裝置軟件運行效率大大提高,實際效果良好。 1 超標量體系結構PowerPC芯片特點 1.1 超標量體系結構芯片 PowerPC芯片屬于超標量體系結構。超標量體系結構是
    發(fā)表于 10-19 11:21 ?0次下載

    亂序超標量處理器核的功耗優(yōu)化

    的技術手段,也可以有效降低功耗。對款亂序超標量處理器核中功耗比較突出的模塊寄存文件和再定序緩沖進行了邏輯設計優(yōu)化,在程序運行性能幾乎不受影響的情況下明顯減少了面積,降低了功耗。
    發(fā)表于 11-23 17:37 ?3次下載
    亂序<b class='flag-5'>超標量</b><b class='flag-5'>處理器</b>核的功耗優(yōu)化

    新思科技推出全新ARC處理器,采用超標量ARCv3指令集架構

    HS5x和64位HS6x處理器有單核和多核版本,采用種新的超標量ARCv3指令集架構(ISA),在典型條件下,可在16納米工藝技術中實現(xiàn)高達8750 DMIPS的單核性能,是目前性能最高的ARC
    的頭像 發(fā)表于 06-01 15:21 ?5418次閱讀

    超標量處理器的指令亂序提交機制綜述

    針對超標量處理器中長周期執(zhí)行指令延遲退休及持續(xù)譯碼導致的重排序緩存(ROB)阻塞問題,提出種指令亂序提交機制。通過設計容量可配置的多緩存指令提交結構,實現(xiàn)存儲操作指令和ALU類型指
    發(fā)表于 06-07 11:39 ?13次下載

    小編科普超標量處理器中的Cache

    L1 Cache和L2 Cache通常和處理器是在塊實現(xiàn)的。在SoC中,主存和處理器之間通過總線SYSBUS連接起來。
    的頭像 發(fā)表于 01-08 10:56 ?947次閱讀
    RM新时代网站-首页