DFT全稱為Design for Test，可測(cè)性設(shè)計(jì)。就是說我們?cè)O(shè)計(jì)好一個(gè)芯片后，在仿真時(shí)可能99%的用例都通過了，怎么保證流片出來的實(shí)際芯片也能正常工作呢？這里大家必須建立一個(gè)概念就是，不管是前端后端，總之只要是設(shè)計(jì)階段，不管是waveform還是版圖，他都不能完全代表最終出來的芯片的樣子，那些設(shè)計(jì)圖紙只是我們美好的想象，實(shí)際的制造結(jié)果可能會(huì)有工藝的偏差的。

比如GDS里沒有short，但是有可能制造出來的芯片真的有short，這就關(guān)系到我們所謂的良率問題。那么DFT的終極目標(biāo)就是在流片后，我也能通過某些測(cè)試的方法，保證芯片和我們的設(shè)計(jì)圖紙吻合，不出現(xiàn)異常。

這其實(shí)是一件很難的事情。因?yàn)樾酒×?，我們不可能拿?a target="_blank">電子顯微鏡一點(diǎn)一點(diǎn)地去看吧，那要怎么做呢？其實(shí)它蘊(yùn)含的思想很簡單，或者說人類還沒有發(fā)明出更高級(jí)的辦法。

大家肯定有在家里用過電筆的經(jīng)歷，或者稍微專業(yè)一點(diǎn)的都知道萬用表，他們都是有內(nèi)部的自建電路，然后利用探針來測(cè)被測(cè)電路的某一點(diǎn)電勢(shì)，進(jìn)而判斷是否發(fā)生open/short。

對(duì)于芯片的測(cè)試也沒有更高級(jí)，也是用這種方法，可以利用探針探測(cè)芯片的輸入輸出引腳，看看輸入輸出是否正常，第二種比較厲害的是用探針直接伸到芯片內(nèi)部，測(cè)里面某些點(diǎn)的邏輯信號(hào)。

這個(gè)方法邏輯上聽起來也沒什么大不了，但是實(shí)際實(shí)現(xiàn)是非常難的，需要把芯片放到專用的測(cè)試機(jī)器上，我們叫ATE機(jī)臺(tái)，測(cè)試的價(jià)格也非常高昂。每次到這我都想感嘆一下人類真是太強(qiáng)了。

既然有了這種ATE機(jī)臺(tái)，理論上我們就可以測(cè)芯片中每一點(diǎn)的邏輯信號(hào)，進(jìn)而判斷芯片是否良好。

但是實(shí)際上是不可能行得通的，因?yàn)闀?huì)耗費(fèi)巨大的時(shí)間，可能到宇宙盡頭也測(cè)不完，其次它實(shí)在是太貴了，探針每選擇一個(gè)點(diǎn)的價(jià)格都是我們打工人想象不到的程度。如何更為經(jīng)濟(jì)、快速的來測(cè)，就是DFT工程師的主要工作目的了。

對(duì)于DFT工程師來說，芯片的open/short可以等效為兩種fault：Stuck at 0、stuck at 1，說的是不管信號(hào)如何變化，某些點(diǎn)可能一直保持0或者1，其實(shí)就是發(fā)生了open/short。

噢，我這里還說的不太準(zhǔn)確，也有可能是cell內(nèi)部的錯(cuò)誤，不是metal的open/short。舉一個(gè)簡單的例子，一個(gè)二輸入與門，它在輸入10、01、00的時(shí)候輸出都為0，看起來是正常的，但是輸入11的時(shí)候輸出也為0，這就不對(duì)了，發(fā)生了stuck at 0的錯(cuò)誤；如果對(duì)于所有的輸入都輸出1，那也不對(duì)，發(fā)生了stuck at 1的錯(cuò)誤。

那么反過來，我現(xiàn)在想測(cè)這個(gè)與門是否正常，怎么來測(cè)？思路是先測(cè)是否有stuck at 0，再測(cè)是否有stuck at 1.那么我如何測(cè)出它是否有stuck at 0？我就先假設(shè)它有SA0，我就找它應(yīng)該輸出為1的輸入是什么，然后灌進(jìn)去這個(gè)輸入（這個(gè)例子里就是11），如果測(cè)到輸出為0，那么他就發(fā)生SA0，如果輸出為1，那么他就沒有SA0. SA1也是一樣，我把所有應(yīng)該產(chǎn)生0的輸入灌進(jìn)去（10、01、00），如果至少有一個(gè)的輸出為1，那么就發(fā)生SA1，如果全部輸出為0，那么就沒有發(fā)生SA1. 聽起來這個(gè)邏輯關(guān)系好像很簡單，對(duì)于這個(gè)與門的例子一個(gè)小學(xué)生可能都會(huì)自發(fā)的想出要這么測(cè)。

但我這里費(fèi)了這么多筆墨要把這件事講清楚，就是當(dāng)電路復(fù)雜的時(shí)候，需要這樣一步一步來推導(dǎo)所需要的輸入是什么。