先進(jìn)封裝形式及其在三維閃存封裝中的可能應(yīng)用

SiP

SiP 是將不同功能的芯片(例如存儲(chǔ)器、處理器無(wú)源器件等)封裝在同一個(gè)塑封體中,以此來(lái)實(shí)現(xiàn)一個(gè)完整功能的封裝形式4.具有高集成、低功耗、良好的抗機(jī)械和化學(xué)腐蝕的能力以及高可靠性等優(yōu)點(diǎn)如圖 4 所示。

對(duì)照此概念,目前 3D NAND 應(yīng)用中的Managed NAND(eMMC,UFS 等),eMCP 產(chǎn)品較類似且已廣泛應(yīng)用,即將堆疊的 NAND 芯片、倒裝或金線連接的 Control芯片、以及電容電阻互連在一個(gè)封裝體中,實(shí)現(xiàn)系統(tǒng)集成,同時(shí)根據(jù)產(chǎn)品需求的不同增加芯片的數(shù)量和種類,以此實(shí)現(xiàn)異構(gòu)、異質(zhì)集成咸少封裝體積.降低系統(tǒng)成本。

圖 4 SiP 封裝結(jié)構(gòu)圖

Fan-in/Fan-out

Fan-in 封裝是在晶圓上布 RDL,并植球，直接切制后形成單顆芯片。這種形式得到的單顆封裝體的尺寸幾乎與芯片的尺寸相同，且可以多晶圓同時(shí)加工,提高封裝的作業(yè)效率。

但也因其 IO 局限在單顆芯片尺寸范圍內(nèi),導(dǎo)致 I/0 數(shù)量被極大限制住，所以應(yīng)用一般僅限在小型電子器件，并且不需要較多IO 需求的產(chǎn)品上。Fan-out 封裝技術(shù)屬于晶圓重構(gòu)技術(shù)，將晶圓切制成單顆芯片后，重新布置在載體上,然后進(jìn)行塑封、RDL、植球、切制日,從而得到面積大于芯片面積的封裝體。

這樣可以靈活把控 I/O 的間距及數(shù)量不受芯片尺寸的限制。Fan-out 工藝也可分為芯片先上(Die First)和芯片后上(Die Last)兩種.相對(duì)于芯片先上.芯片后上具有塑封翹曲小和成品率高等優(yōu)點(diǎn),但是制造工藝相對(duì)復(fù)雜。

當(dāng)前，市面上的三維閃存芯片封裝的主流還是將芯片通過(guò)直接貼裝在封裝基板的表面上，然后采用金屬線鍵合工藝實(shí)現(xiàn)芯片焊盤與基板電性能連接。

基板作為芯片封裝的核心材料之一,其成本占據(jù)整個(gè)封裝材料成本的 30%-50%;并且為了應(yīng)對(duì)產(chǎn)品朝著輕薄小的方向發(fā)展，基板中的設(shè)計(jì)會(huì)越來(lái)越復(fù)雜，而且層數(shù)也會(huì)隨之增加,導(dǎo)致基板的厚度增加.影響了總體的封裝厚度，還致使基板的價(jià)格進(jìn)一步提高。在線寬線徑方面,15/15 u m(mSAP 工藝)已經(jīng)是接近極限,想再進(jìn)一步下探需要更換制作工藝，同時(shí)會(huì)帶來(lái)成本或其他負(fù)面效果，并且也很難低于5um.單層的 P 厚度最薄也只能接近 15um。

RDI工藝是晶圓制造端較成熟的工藝，可 以達(dá)到1.5/1.5 u m 的線寬線距:在厚度方面，單層的 RDI厚度可以控制在 5~20 um 的范圍之內(nèi)，也是低于基板的厚度。

如將 Fan-out 應(yīng)用在三維閃存芯片封裝上,可起到提升信號(hào)速度,減少封裝體厚度的作用。本文設(shè)想的結(jié)構(gòu)如圖 5 所示，將 NAND 芯片層錯(cuò)開堆疊(露出焊盤區(qū)).然后利用金屬導(dǎo)電結(jié)構(gòu)代替 WB 打線與外界信號(hào)連接,塑封后制作重新布線層和凸塊以此實(shí)現(xiàn)內(nèi)外的導(dǎo)通結(jié)構(gòu)。

該結(jié)構(gòu)的主要難點(diǎn)在于連接的問(wèn)題，本文針對(duì)該難點(diǎn)采用激光打孔和做金屬柱兩種方法，激光打孔是需要在塑封體上進(jìn)行鉆孔,使孔底落在芯片焊盤上,然后再深孔內(nèi)形成導(dǎo)電結(jié)構(gòu),從而連接 RDL 層實(shí)現(xiàn)電信號(hào)傳輸;金屬柱則是先在芯片 Pad 上形成金屬結(jié)構(gòu),然后進(jìn)行塑封，然后打磨塑封體露出金屬柱.實(shí)現(xiàn)與 RDL 層連接。

圖 5 扇出型封裝體的剖面結(jié)構(gòu)示意圖

2.5D/Chiplet

Chiplet 的封裝被視為延續(xù)摩爾定律的新法寶，是將原 SoC 大尺寸的設(shè)計(jì)分散在較小的芯片上將多個(gè)芯片通過(guò)先進(jìn)封裝技術(shù)重新組合在一個(gè) Si中介板上,形成一種“SiP”封裝形式,以此來(lái)滿足產(chǎn)品的需求。

應(yīng)用 Chiplet 的優(yōu)勢(shì)首先在于利用 Si 中介板代替基板.將 NAND 芯片、DRAM芯片Lgic 芯片和 Control 芯片等異質(zhì)芯片集成在 Si 中介板上是可以有效地解決熱效應(yīng)導(dǎo)致的異質(zhì)芯片與基板之間熱膨脹系數(shù)不匹配的問(wèn)題,二是由于 Si 中介板采用的 TSV 技術(shù)，可以有效縮短電性傳輸路徑,從而提高其傳輸?shù)乃俣?其次,Si 中介板的電路設(shè)計(jì)是可以根據(jù)異質(zhì)芯片的不同需求而采取不同的工藝節(jié)點(diǎn)，這正好符合處理器、DRAM、NAND 的不同工藝現(xiàn)狀,從而增加工藝的靈活性,縮短產(chǎn)品更新周期。

本文設(shè)想的結(jié)構(gòu)如圖 6 所示,結(jié)合 Chiplet 技術(shù)在 NAND 中的應(yīng)用,可采用前文提到的 TSV 技術(shù)將DRAM 芯片和 Logic 芯片垂直堆疊連接成 HBM 結(jié)構(gòu)，然后通過(guò) Si interoser 與外界基板實(shí)現(xiàn)連接;單個(gè)的 Logic 芯片以倒裝(FC)的形式與 Si interposer實(shí)現(xiàn)連接，并通過(guò)內(nèi)部布線實(shí)現(xiàn)與 HBM 的電信連接:NAND 芯片和 Control 芯片垂直堆疊并通過(guò) Siinterposer 實(shí)現(xiàn)與內(nèi)部的 Logic 芯片和外部的基板工連;通過(guò) Si interposer 實(shí)現(xiàn)系統(tǒng)內(nèi)互連，達(dá)到高度集成的目的。

該結(jié)構(gòu)的難點(diǎn)在于產(chǎn)品還存在散熱等問(wèn)題，目前，市面上還沒有發(fā)現(xiàn)規(guī)?；南嚓P(guān)產(chǎn)品應(yīng)用，因此，未來(lái)還是充滿了挑戰(zhàn)。

圖 6 Chiplet 技術(shù)封裝體的剖面結(jié)構(gòu)示意圖

本文內(nèi)容源于【中國(guó)集成電路】

審核編輯：湯梓紅