RM新时代网站-首页

0
  • 聊天消息
  • 系統(tǒng)消息
  • 評論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

FPGA之Verilog點(diǎn)燈小程序

FPGA之家 ? 來源:FPGA之家 ? 2023-12-25 09:13 ? 次閱讀

FPGAVerilog點(diǎn)燈小程序

話不多說,直接做介紹:

首先個人用的是QuartusII11.0,開發(fā)板用的是CycloneIV的EP4CE6E22C8N芯片。

led燈使用的是低電平有效;

要執(zhí)行的功能是:上電燈就亮,這里使用的是四個led燈;

具體代碼如下:

由于功能上是只要上電就亮,所以就不需要時(shí)序控制了,那么就是一個組合邏輯電路;

module led_light(

led

);

output[3:0] led;

reg[3:0] led;

always@(*)begin

led = 4'b0000;

end

endmodule









審核編輯:劉清

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請聯(lián)系本站處理。 舉報(bào)投訴
  • FPGA
    +關(guān)注

    關(guān)注

    1629

    文章

    21729

    瀏覽量

    602986
  • led燈
    +關(guān)注

    關(guān)注

    22

    文章

    1592

    瀏覽量

    107950
  • Verilog
    +關(guān)注

    關(guān)注

    28

    文章

    1351

    瀏覽量

    110074
  • 時(shí)序控制
    +關(guān)注

    關(guān)注

    0

    文章

    37

    瀏覽量

    11960

原文標(biāo)題:FPGA學(xué)習(xí)入門之我見,附Verilog點(diǎn)燈小程序

文章出處:【微信號:zhuyandz,微信公眾號:FPGA之家】歡迎添加關(guān)注!文章轉(zhuǎn)載請注明出處。

收藏 人收藏

    評論

    相關(guān)推薦

    基于EP1C3的FPGA程序seg7_verilog

    基于EP1C3的FPGA程序seg7_verilog.zip
    發(fā)表于 09-27 13:19

    FPGA雙沿發(fā)送Verilog HDL實(shí)現(xiàn) 精選資料推薦

    1.1 FPGA雙沿發(fā)送Verilog HDL實(shí)現(xiàn)1.1.1 本節(jié)目錄1)本節(jié)目錄;2)本節(jié)引言;3)FPGA簡介;4)FPGA雙沿發(fā)送
    發(fā)表于 07-26 06:20

    FPGA雙沿采樣Verilog HDL實(shí)現(xiàn) 精選資料分享

    1.1 FPGA雙沿采樣Verilog HDL實(shí)現(xiàn)1.1.1 本節(jié)目錄1)本節(jié)目錄;2)本節(jié)引言;3)FPGA簡介;4)FPGA雙沿采樣
    發(fā)表于 07-26 07:44

    FPGA程序sdram_mdl0822

    FPGA程序sdram_mdl0822,好東西,喜歡的朋友可以下載來學(xué)習(xí)。
    發(fā)表于 01-20 15:22 ?20次下載

    FPGA程序logic_analysis

    FPGA程序logic_analysis,好東西,喜歡的朋友可以下載來學(xué)習(xí)。
    發(fā)表于 01-20 15:22 ?8次下載

    基于EP1C3的FPGA程序seg7_verilog

    基于EP1C3的FPGA程序seg7_verilog
    發(fā)表于 01-20 15:22 ?11次下載

    AD7266的Verilog驅(qū)動程序

    Xilinx FPGA工程例子源碼:AD7266的Verilog驅(qū)動程序
    發(fā)表于 06-07 14:13 ?59次下載

    基于EP1C3的FPGA程序seg7_verilog

    基于EP1C3的FPGA程序seg7_verilog
    發(fā)表于 11-18 16:05 ?0次下載

    FPGA verilog相關(guān)設(shè)計(jì)實(shí)踐

    FPGA verilog 相關(guān)設(shè)計(jì)實(shí)踐
    發(fā)表于 09-06 11:19 ?32次下載

    FPGA Verilog的掃頻程序詳細(xì)資料免費(fèi)下載

    本文檔的主要內(nèi)容詳細(xì)介紹的是FPGA Verilog的掃頻程序詳細(xì)資料免費(fèi)下載,可以跟隨信號發(fā)生器的頻率。
    發(fā)表于 10-26 08:00 ?69次下載

    通過點(diǎn)燈邏輯體驗(yàn)FPGA的編程流程

    點(diǎn)燈”是我們板農(nóng)們拿到一塊板子后第一個要實(shí)現(xiàn)的目標(biāo),正如軟件工程師嘗試新的語言必然會先寫出“hello world”一樣。 學(xué)習(xí)FPGA也不例外,不要小瞧這只小小的LED,它能在你學(xué)習(xí)的路上帶給
    的頭像 發(fā)表于 02-02 17:01 ?2538次閱讀
    通過<b class='flag-5'>點(diǎn)燈</b>邏輯體驗(yàn)<b class='flag-5'>FPGA</b>的編程流程

    ADC0809驅(qū)動FPGA實(shí)現(xiàn)的verilog程序

    ADC0809驅(qū)動FPGA實(shí)現(xiàn)的verilog程序(通訊電源技術(shù)雜志封面)-該文檔為ADC0809驅(qū)動FPGA實(shí)現(xiàn)的verilog
    發(fā)表于 08-31 18:33 ?66次下載
    ADC0809驅(qū)動<b class='flag-5'>FPGA</b>實(shí)現(xiàn)的<b class='flag-5'>verilog</b><b class='flag-5'>程序</b>

    FPGA CPLD中的Verilog設(shè)計(jì)小技巧

    FPGA CPLD中的Verilog設(shè)計(jì)小技巧(肇慶理士電源技術(shù)有限)-FPGA CPLD中的Verilog設(shè)計(jì)小技巧? ? ? ? ? ? ? ? ?
    發(fā)表于 09-18 16:49 ?37次下載
    <b class='flag-5'>FPGA</b> CPLD中的<b class='flag-5'>Verilog</b>設(shè)計(jì)小技巧

    嵌入式驅(qū)動程序(5-1)點(diǎn)燈大師①74HC595

    嵌入式驅(qū)動程序(5-1)點(diǎn)燈大師①74HC959作為一個嵌入式工程師,“點(diǎn)燈”是必備技能,哈哈哈(手動斜眼笑),除了普通IO口可以控制led燈亮滅之外,還有很多驅(qū)動ic,只需要2或3
    發(fā)表于 11-24 10:51 ?37次下載
    嵌入式驅(qū)動<b class='flag-5'>程序</b>(5-1)<b class='flag-5'>點(diǎn)燈</b>大師①<b class='flag-5'>之</b>74HC595

    Verilog HDL程序設(shè)計(jì)案例

    fpga學(xué)習(xí),verilog學(xué)習(xí),verilog經(jīng)典學(xué)習(xí)代碼
    發(fā)表于 02-13 09:32 ?18次下載
    RM新时代网站-首页