RM新时代网站-首页

0
  • 聊天消息
  • 系統(tǒng)消息
  • 評論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

怎樣減少路徑上的LUT個數(shù)使速度更快呢?

OpenFPGA ? 來源:OpenFPGA ? 2023-12-27 09:03 ? 次閱讀

FPGA設(shè)計而言如果想速度更快則應(yīng)當(dāng)努力減少路徑上LUT的個數(shù),而不是邏輯級數(shù)。如果想面積更小則應(yīng)當(dāng)努力減少LUT的個數(shù)而不是邏輯門數(shù)。

如下圖:

0af76dce-a450-11ee-8b88-92fbcf53809c.png

采用圖a結(jié)構(gòu),我們知道一個LUT只有一個輸出,因此前面的2輸入與門要占用一個LUT 后面的2個三輸入或門要各占用一個LUT 總共占用3個LUT LUT級數(shù)是2級。

采用圖b結(jié)構(gòu),其實現(xiàn)結(jié)果等效于圖a結(jié)構(gòu),雖然增加了一個2輸入與門并且邏輯級數(shù)與圖a一樣也是2級但我們根據(jù)LUT特點它只占用2個LUT:

2輸入與門和3輸入或門由一個LUT實現(xiàn)LUT級數(shù)只有1級,這就是一個門數(shù)增加邏輯級數(shù)未變但資源占用減少速度更快典型案例







審核編輯:劉清

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請聯(lián)系本站處理。 舉報投訴
  • FPGA設(shè)計
    +關(guān)注

    關(guān)注

    9

    文章

    428

    瀏覽量

    26509
  • LUT
    LUT
    +關(guān)注

    關(guān)注

    0

    文章

    49

    瀏覽量

    12502

原文標(biāo)題:【FPGA】減少路徑上的LUT個數(shù)使速度更快

文章出處:【微信號:Open_FPGA,微信公眾號:OpenFPGA】歡迎添加關(guān)注!文章轉(zhuǎn)載請注明出處。

收藏 人收藏

    評論

    相關(guān)推薦

    CyU3PDmaMultiChannelCommitBuffer失敗后,如何使重置速度更快?

    1) CyU3PDmaMultiChannelCommitBuffer 失敗后,如何使重置速度更快? 2) 如何將微控制器其他部分的內(nèi)存用于幀緩沖?
    發(fā)表于 07-23 08:29

    LUT實現(xiàn)的逆變器真的是FPGA的逆變器嗎?

    你好,當(dāng)我在原理圖視圖中單擊LUT時,它會按預(yù)期顯示逆變器。但我想知道它是通過逆變器在Xilinx FPGA實現(xiàn)還是實際上原理圖不等同于FPGA的真相?謝謝,?以上來自于谷歌翻譯以下為原文Hi
    發(fā)表于 01-29 09:22

    Spartan 3器件的專用乘法器路徑時間隨著階段數(shù)量的增加而減少

    到的塊的數(shù)據(jù)表包含與乘法速度和流水線級數(shù)量相關(guān)的表格。 )。我在18x18bit乘法器使用17x17bit信號進(jìn)行了一些測試,以查看流水線級和速度之間的關(guān)系,以找到我設(shè)計的最佳級數(shù)。結(jié)果很奇怪。在
    發(fā)表于 06-13 15:56

    如何讓這個設(shè)計通過減少顏色量可能更快

    /psoc-4-pioneer-kit-community-project060-psoc-4-mini-billboard我想讓這個設(shè)計通過減少顏色量可能更快。有人對此有經(jīng)驗嗎?如何做到這一點? 以上來自于百度翻譯 以下為
    發(fā)表于 07-23 10:07

    Kintex 7輸入IO焊盤和FF(片寄存器)之間的額外LUT是什么

    在Kintex 7目標(biāo)(我正在使用xc7k410t),在P& R之后,我發(fā)現(xiàn)ISE在輸入焊盤和切片寄存器之間的每個數(shù)據(jù)網(wǎng)上放置了3個額外的LUT,充當(dāng)路徑引線。但是在設(shè)備利用
    發(fā)表于 07-16 07:26

    請問如何使FRAM MCU速度更快所需功耗最低?

    如何使FRAM MCU速度更快所需功耗最低
    發(fā)表于 12-30 07:11

    怎樣去調(diào)好速度環(huán)

    電流對電機傳動有何影響?怎樣去調(diào)好速度環(huán)?
    發(fā)表于 09-29 06:34

    怎樣更快地去下載STM32的PACK包

    怎樣更快地去下載STM32的PACK包?有哪些資料?
    發(fā)表于 10-22 08:48

    怎樣去解決NVIC_EnableIRQ使能無法進(jìn)行的問題

    NVIC_EnableIRQ使能無法進(jìn)行這是為什么?怎樣去解決NVIC_EnableIRQ使能無法進(jìn)行的問題?
    發(fā)表于 01-18 06:21

    如何更快使硬件數(shù)據(jù)傳到webservice服務(wù)接口

    如何更快使硬件數(shù)據(jù)傳到webservice服務(wù)接口?如何調(diào)試?
    發(fā)表于 02-22 08:20

    求助前輩們Verilog lut個數(shù)的問題

    問一下這幾個模塊有幾個lut,因為是新手,不知道綜合出哪些函數(shù),需要講函數(shù)來源細(xì)一些。然后是延遲上有什么,多少級lut。注:最后兩張圖片有示例調(diào)用。
    發(fā)表于 12-13 14:03

    網(wǎng)線接口在PCB板該如何連線才使信號傳輸速度更快?

    網(wǎng)線接口在PCB板該如何連線才使信號傳輸速度更快
    發(fā)表于 04-07 17:35

    如何使FRAM MCU速度更快所需功耗最低

    、9uA就可以把數(shù)據(jù)寫完。通過比較可以看到,如果要寫很多數(shù)據(jù)到Flash等傳統(tǒng)存儲器里,F(xiàn)RAM速度更快而所需功耗卻最低。從擦寫數(shù)據(jù)次數(shù)來看,一般存儲器寫一萬來次就到了極限,可FRAM可以在寫了10次方后仍可繼續(xù)進(jìn)行擦寫操作。由于FRAM
    發(fā)表于 11-16 10:21 ?8次下載
    如何<b class='flag-5'>使</b>FRAM MCU<b class='flag-5'>速度</b><b class='flag-5'>更快</b>所需功耗最低

    怎么去判斷支路的個數(shù)

    支路是什么意思?怎么去判斷支路的個數(shù)
    的頭像 發(fā)表于 02-02 09:05 ?2.2w次閱讀

    需要更快速度:CAN FD

    需要更快速度:CAN FD
    發(fā)表于 11-07 08:07 ?0次下載
    需要<b class='flag-5'>更快</b>的<b class='flag-5'>速度</b>:CAN FD
    RM新时代网站-首页