對FPGA設(shè)計而言如果想速度更快則應(yīng)當(dāng)努力減少路徑上LUT的個數(shù),而不是邏輯級數(shù)。如果想面積更小則應(yīng)當(dāng)努力減少LUT的個數(shù)而不是邏輯門數(shù)。
如下圖:
采用圖a結(jié)構(gòu),我們知道一個LUT只有一個輸出,因此前面的2輸入與門要占用一個LUT 后面的2個三輸入或門要各占用一個LUT 總共占用3個LUT LUT級數(shù)是2級。
采用圖b結(jié)構(gòu),其實現(xiàn)結(jié)果等效于圖a結(jié)構(gòu),雖然增加了一個2輸入與門并且邏輯級數(shù)與圖a一樣也是2級但我們根據(jù)LUT特點它只占用2個LUT:
2輸入與門和3輸入或門由一個LUT實現(xiàn)LUT級數(shù)只有1級,這就是一個門數(shù)增加邏輯級數(shù)未變但資源占用減少速度更快典型案例
審核編輯:劉清
-
FPGA設(shè)計
+關(guān)注
關(guān)注
9文章
428瀏覽量
26509 -
LUT
+關(guān)注
關(guān)注
0文章
49瀏覽量
12502
原文標(biāo)題:【FPGA】減少路徑上的LUT個數(shù)使速度更快
文章出處:【微信號:Open_FPGA,微信公眾號:OpenFPGA】歡迎添加關(guān)注!文章轉(zhuǎn)載請注明出處。
發(fā)布評論請先 登錄
相關(guān)推薦
評論