RM新时代网站-首页

0
  • 聊天消息
  • 系統(tǒng)消息
  • 評論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

狀態(tài)機(jī)該怎么監(jiān)控

Spinal FPGA ? 來源:Spinal FPGA ? 2024-01-15 10:03 ? 次閱讀

狀態(tài)機(jī)的可監(jiān)控維度該如何考慮

》狀態(tài)機(jī)該怎么監(jiān)控

最近遇到一個關(guān)于狀態(tài)機(jī)的問題,具體的業(yè)務(wù)就不講了。關(guān)于FSM怎么寫這種初級問題在這里也不講了。這里我們只關(guān)注下在真實的應(yīng)用場景里,從監(jiān)控的角度來看,該如何去看待FSM。 FPGA設(shè)計里,除了功能實現(xiàn)之外,最重要的一部分就是DFX的設(shè)計。畢竟燒錄完之后我們也只能通過DFX來去觀測內(nèi)部的狀態(tài)(說JTAG的請繞過,那頂多是開發(fā)階段)。在考慮資源允許的情況下,我們要做的應(yīng)當(dāng)是有充分的DFX能夠幫助我們?nèi)ビ^測內(nèi)部的狀態(tài)。一個工程做下來往往是在補(bǔ)DFX時覺得要添加的太多了,而到真實需要定位問題的時候則又會感嘆“當(dāng)初怎么不多添加些DFX”~ 回到對FSM的處理,一開始想到的可能是:

把FSM的當(dāng)前狀態(tài)添加到DFX中。

沒毛病,我們能夠清楚的觀察到當(dāng)前狀態(tài)機(jī)處于什么狀態(tài)。但當(dāng)狀態(tài)機(jī)如果處于卡死不動的狀態(tài),那我們所需要的就是導(dǎo)致當(dāng)前狀態(tài)卡住的信號的狀態(tài):

把FSM各條件跳轉(zhuǎn)的判斷信號添加到DFX中。

上面兩條也基本是我們之前設(shè)計常常會做的內(nèi)容。然而這里面只是對下面的場景做了監(jiān)控:

狀態(tài)機(jī)卡住的場景——通過狀態(tài)跳轉(zhuǎn)條件的DFX信號去判斷卡住的原因

對于DFX信號,像我們通過PCIe寄存器鏈路去讀取DFX信號時不可能獲取到每拍的結(jié)果,因而上面的DFX信號添加方式也就只能針對FSM卡死的情況進(jìn)行定位判斷。然而很不幸,這一次我遇到了一個狀態(tài)機(jī)在跳轉(zhuǎn),只是沒有跳轉(zhuǎn)到一個需要響應(yīng)某個動作的狀態(tài)。由于代碼從別人那里接手過來的,看代碼也能對case場景進(jìn)行一個判斷。但回到監(jiān)控的角度,只是沒有跳轉(zhuǎn)到一個需要響應(yīng)某個動作的狀態(tài)這個判斷是我針對看到的DFX抓取信號來判斷得到的結(jié)論,然而我并不能自證(當(dāng)然可以通過仿真構(gòu)造類似Case來進(jìn)行驗證,這不提了),畢竟DFX不是每拍的結(jié)果都能看得到的,針對線上的問題,所有的判斷應(yīng)當(dāng)都是有充足的證據(jù)的,而不是結(jié)合觀測加推斷。那么針對這種場景,有必要再增加一種監(jiān)控手段:

記錄各狀態(tài)之間是否有過跳轉(zhuǎn)發(fā)生,軟件可清零。

通過記錄各狀態(tài)之間是否發(fā)生過跳轉(zhuǎn),那么我們可以結(jié)合DFX當(dāng)前狀態(tài)來充分說明某個狀態(tài)沒有到達(dá)。而記錄各狀態(tài)之間是否有過跳轉(zhuǎn)發(fā)生,所消耗的資源也非常少。 》example

來看一個簡單的狀態(tài)機(jī):

import spinal.lib.fsm._

classTopLevelextendsComponent{
val io = newBundle {
val result = out Bool()
}

val fsm = newStateMachine {
val counter = Reg(UInt(8bits)) init(0)
io.result := False

val stateA : State = newState with EntryPoint {
whenIsActive(goto(stateB))
}
val stateB : State = newState {
onEntry(counter := 0)
whenIsActive {
counter := counter + 1
when(counter === 4) {
goto(stateC)
}
}
onExit(io.result := True)
}
val stateC : State = newState {
whenIsActive(goto(stateA))
}
}
}

這里面會存在三個狀態(tài)StateA、StateB、StateC:

StateA——>StateB

StateB——>StateC

StateC——>StateA

那么我們需要記錄的就是:

StateA_to_fsm_stateB_change

StateB_to_fsm_stateC_change

StateC_to_fsm_stateA_change

在SpinalHDL里,這種活兒還是不要手動的好,當(dāng)然是自動化的處理好。下面給一個Demo,可能有大神有更加優(yōu)雅的解決方式,歡迎交流。

定義StateExtend:

class StateExtend(implicit stateMachineAccessor: StateMachineAccessor) extends State {
val nextStateBuffer=Set[StateExtend]()
def goto(state:StateExtend)={
nextStateBuffer.add(state)
stateMachineAccessor.goto(state)
}
}

主要是在原有State的基礎(chǔ)上重定義了goto函數(shù),記錄了每個狀態(tài)會跳轉(zhuǎn)的下一狀態(tài)。

然后定義FsmMonitor:

caseclassFsmState(monReg:Bool,curState:State,nextState:State)

caseclassFsmMonitor(implicitstateMachineAccessor: StateMachine) extendsArea{
val stateMonMap=Map[State,ArrayBuffer[FsmState]]()
val state_mon_clear=RegInit(False) simPublic()

defgenerateFsmMonitor()={
val current_state_dly=RegNext(stateMachineAccessor.stateReg)
val next_state_dly=RegNext(stateMachineAccessor.stateNext)
for(state<-stateMachineAccessor.states){
??????if(state.isInstanceOf[StateExtend]){
????????for?(nextState <- state.asInstanceOf[StateExtend].nextStateBuffer){
??????????val state_change=RegInit(False) setName (s"${state.getName()}_to_${nextState.getName()}_change")
??????????when(state_mon_clear){
????????????state_change.clear()
??????????}elsewhen((current_state_dly===stateMachineAccessor.enumOf(state))){
????????????when(next_state_dly===stateMachineAccessor.enumOf(nextState)){
??????????????state_change.set()
????????????}
??????????}
??????????stateMonMap.getOrElse(state,ArrayBuffer[FsmState]()).append(FsmState(state_change,state,nextState))
????????}
??????}
????}
??}
}

在generateFsmMonitor中,會針對每個狀態(tài)來分別創(chuàng)建跳轉(zhuǎn)相應(yīng)的跳轉(zhuǎn)監(jiān)控信號,并記錄到stateMonMap中去。state_mon_clear可用于清零狀態(tài)所有監(jiān)控信號。通過regif可講state_mon_clear及stateMonMap中的所有元素添加到寄存器總線中去(也可以直接用regif聲明創(chuàng)建寄存器)。

最終,在使用時如下即可:

case classfsmTest() extendsComponent{
val counter = out(Reg(UInt(8bits)) init (0))

val fsm = newStateMachine {
val stateA = newStateExtend() with EntryPoint setName("StateA")
val stateB, stateC = newStateExtend()
stateA.whenIsActive {
stateA.goto(stateB)
}
stateB.whenIsActive {
stateB.goto(stateC)
}
stateC.onEntry(counter := 0)
stateC.whenIsActive {
counter := counter + 1
when(counter === 3) {
stateC.goto(stateA)
}
}

val fsm_mon=FsmMonitor()
addPrePopTask(()=>{
fsm_mon.generateFsmMonitor()
})
}
}

差別點在于goto換成對應(yīng)的StateA.goto等顯示調(diào)用的形式。通過例化FsmMonitor調(diào)用generateFsmMonitor即可注冊所有的狀態(tài)跳轉(zhuǎn)信號:

5341757c-b286-11ee-8b88-92fbcf53809c.jpg

審核編輯:黃飛

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請聯(lián)系本站處理。 舉報投訴
  • FPGA
    +關(guān)注

    關(guān)注

    1629

    文章

    21729

    瀏覽量

    602977
  • 寄存器
    +關(guān)注

    關(guān)注

    31

    文章

    5336

    瀏覽量

    120229
  • 狀態(tài)機(jī)
    +關(guān)注

    關(guān)注

    2

    文章

    492

    瀏覽量

    27528

原文標(biāo)題:反思一下FSM

文章出處:【微信號:Spinal FPGA,微信公眾號:Spinal FPGA】歡迎添加關(guān)注!文章轉(zhuǎn)載請注明出處。

收藏 人收藏

    評論

    相關(guān)推薦

    Verilog狀態(tài)機(jī)+設(shè)計實例

    在verilog中狀態(tài)機(jī)的一種很常用的邏輯結(jié)構(gòu),學(xué)習(xí)和理解狀態(tài)機(jī)的運(yùn)行規(guī)律能夠幫助我們更好地書寫代碼,同時作為一種思想方法,在別的代碼設(shè)計中也會有所幫助。 一、簡介 在使用過程中我們常說
    的頭像 發(fā)表于 02-12 19:07 ?4039次閱讀
    Verilog<b class='flag-5'>狀態(tài)機(jī)</b>+設(shè)計實例

    玩轉(zhuǎn)Spring狀態(tài)機(jī)

    說起Spring狀態(tài)機(jī),大家很容易聯(lián)想到這個狀態(tài)機(jī)和設(shè)計模式中狀態(tài)模式的區(qū)別是啥呢?沒錯,Spring狀態(tài)機(jī)就是狀態(tài)模式的一種實現(xiàn),在介紹S
    的頭像 發(fā)表于 06-25 14:21 ?928次閱讀
    玩轉(zhuǎn)Spring<b class='flag-5'>狀態(tài)機(jī)</b>

    如何寫好狀態(tài)機(jī)

    如何寫好狀態(tài)機(jī):狀態(tài)機(jī)是邏輯設(shè)計的重要內(nèi)容,狀態(tài)機(jī)的設(shè)計水平直接反應(yīng)工程師的邏輯功底,所以許多公司的硬件和邏輯工程師面試中,狀態(tài)機(jī)設(shè)計幾乎是必選題目。本章在引入
    發(fā)表于 06-14 19:24 ?97次下載

    狀態(tài)機(jī)舉例

    狀態(tài)機(jī)舉例 你可以指定狀態(tài)寄存器和狀態(tài)機(jī)狀態(tài)。以下是一個有四種狀態(tài)的普通狀態(tài)機(jī)。 // Th
    發(fā)表于 03-28 15:18 ?982次閱讀

    狀態(tài)機(jī)代碼生成工具

    狀態(tài)機(jī)代碼生成工具狀態(tài)機(jī)代碼生成工具狀態(tài)機(jī)代碼生成工具狀態(tài)機(jī)代碼生成工具
    發(fā)表于 11-19 15:12 ?9次下載

    狀態(tài)機(jī)原理及用法

    狀態(tài)機(jī)原理及用法狀態(tài)機(jī)原理及用法狀態(tài)機(jī)原理及用法
    發(fā)表于 03-15 15:25 ?0次下載

    簡述使用QII狀態(tài)機(jī)向?qū)绾蝿?chuàng)建一個狀態(tài)機(jī)

    如何使用QII狀態(tài)機(jī)向?qū)?chuàng)建一個狀態(tài)機(jī)
    的頭像 發(fā)表于 06-20 00:11 ?4217次閱讀
    簡述使用QII<b class='flag-5'>狀態(tài)機(jī)</b>向?qū)绾蝿?chuàng)建一個<b class='flag-5'>狀態(tài)機(jī)</b>

    狀態(tài)機(jī)概述 如何理解狀態(tài)機(jī)

    本篇文章包括狀態(tài)機(jī)的基本概述以及通過簡單的實例理解狀態(tài)機(jī)
    的頭像 發(fā)表于 01-02 18:03 ?1w次閱讀
    <b class='flag-5'>狀態(tài)機(jī)</b>概述  如何理解<b class='flag-5'>狀態(tài)機(jī)</b>

    什么是狀態(tài)機(jī) 狀態(tài)機(jī)的描述三種方法

    狀態(tài)機(jī) 1、狀態(tài)機(jī)是許多數(shù)字系統(tǒng)的核心部件,是一類重要的時序邏輯電路。通常包括三個部分:一是下一個狀態(tài)的邏輯電路,二是存儲狀態(tài)機(jī)當(dāng)前狀態(tài)的時
    的頭像 發(fā)表于 11-16 17:39 ?2.7w次閱讀

    FPGA:狀態(tài)機(jī)簡述

    本文目錄 前言 狀態(tài)機(jī)簡介 狀態(tài)機(jī)分類 Mealy 型狀態(tài)機(jī) Moore 型狀態(tài)機(jī) 狀態(tài)機(jī)描述 一段式
    的頭像 發(fā)表于 11-05 17:58 ?7368次閱讀
    FPGA:<b class='flag-5'>狀態(tài)機(jī)</b>簡述

    什么是狀態(tài)機(jī)狀態(tài)機(jī)5要素

    玩單片機(jī)還可以,各個外設(shè)也都會驅(qū)動,但是如果讓你完整的寫一套代碼時,卻無邏輯與框架可言。這說明編程還處于比較低的水平,你需要學(xué)會一種好的編程框架或者一種編程思想!比如模塊化編程、狀態(tài)機(jī)編程、分層思想
    的頭像 發(fā)表于 07-27 11:23 ?2w次閱讀
    什么是<b class='flag-5'>狀態(tài)機(jī)</b>?<b class='flag-5'>狀態(tài)機(jī)</b>5要素

    狀態(tài)模式(狀態(tài)機(jī))

    以前寫狀態(tài)機(jī),比較常用的方式是用 if-else 或 switch-case,高級的一點是函數(shù)指針列表。最近,看了一文章《c語言設(shè)計模式–狀態(tài)模式(狀態(tài)機(jī))》(來源:embed linux
    發(fā)表于 12-16 16:53 ?9次下載
    <b class='flag-5'>狀態(tài)</b>模式(<b class='flag-5'>狀態(tài)機(jī)</b>)

    labview狀態(tài)機(jī)分享

    labview狀態(tài)機(jī)
    發(fā)表于 10-31 15:50 ?15次下載

    有限狀態(tài)機(jī)分割設(shè)計

    有限狀態(tài)機(jī)分割設(shè)計,其實質(zhì)就是一個狀態(tài)機(jī)分割成多個狀態(tài)機(jī)
    的頭像 發(fā)表于 10-09 10:47 ?636次閱讀

    什么是狀態(tài)機(jī)?狀態(tài)機(jī)的種類與實現(xiàn)

    狀態(tài)機(jī),又稱有限狀態(tài)機(jī)(Finite State Machine,F(xiàn)SM)或米利狀態(tài)機(jī)(Mealy Machine),是一種描述系統(tǒng)狀態(tài)變化的模型。在芯片設(shè)計中,
    的頭像 發(fā)表于 10-19 10:27 ?9437次閱讀
    RM新时代网站-首页