這是電力電子領(lǐng)域令人興奮的時(shí)代。在硅占據(jù)主導(dǎo)地位數(shù)十年后，兩種較新的材料——碳化硅和氮化鎵——已經(jīng)開始占領(lǐng)價(jià)值數(shù)十億美元的市場。例如，碳化硅現(xiàn)在是電動(dòng)汽車逆變器和充電器的首選半導(dǎo)體。如果您最近為智能手機(jī)或筆記本電腦購買了壁式充電器，那么它很可能使用氮化鎵。

被稱為寬帶隙半導(dǎo)體的新型材料正在取代這些和其他電力電子應(yīng)用，因?yàn)樗鼈兲峁┝嗽S多優(yōu)越的特性。然而寬帶隙技術(shù)仍然存在根本性的弱點(diǎn)。對(duì)于碳化硅晶體管來說，一個(gè)很大的問題是溝道中電子的遷移率相對(duì)較低，溝道是器件柵極下方的區(qū)域，電流通過該區(qū)域在源極和漏極之間流動(dòng)。這種低遷移率阻礙了 SiC 晶體管的高速開關(guān)。這反過來又限制了它們?cè)诮涣麟姾椭绷麟娭g轉(zhuǎn)換等應(yīng)用中的效率。

另一方面，氮化鎵晶體管有一個(gè)被稱為“動(dòng)態(tài)導(dǎo)通電阻”的特性，這意味著當(dāng)器件傳導(dǎo)電流時(shí)，器件的電阻取決于電壓——電壓越高意味著導(dǎo)通電阻越高。GaN 的另一個(gè)問題是，器件的物理尺寸及其成本會(huì)隨著其電壓阻斷能力的增加而增加，電壓阻斷能力是器件的一項(xiàng)關(guān)鍵能力，預(yù)計(jì)其開啟和關(guān)閉電壓比內(nèi)部電壓高出許多倍。比如說，一臺(tái)典型的計(jì)算機(jī)。

如果您可以將 GaN 和 SiC 結(jié)合在一個(gè)器件中，最大限度地減少各自的弱點(diǎn)并最大限度地發(fā)揮其優(yōu)勢(shì)，結(jié)果會(huì)怎樣？這個(gè)問題促使香港科技大學(xué)和中國其他三所機(jī)構(gòu)的 16 名研究人員組成的團(tuán)隊(duì)不斷思考。經(jīng)過多年的努力，他們終于成功制造出一種晶體管，他們稱之為混合場效應(yīng)晶體管（HyFET）。他們?cè)谌ツ?12 月于舊金山舉行的IEEE國際電子設(shè)備會(huì)議上發(fā)表的一篇論文中描述了他們的工作。

未參與該研究的寬帶隙半導(dǎo)體專家對(duì)這項(xiàng)技術(shù)成果印象深刻。康奈爾大學(xué)教授兼實(shí)驗(yàn)室負(fù)責(zé)人、 IEEE 院士Debdeep Jena表示：“實(shí)際上，我對(duì)香港Kevin Chen團(tuán)隊(duì)的研究成果感到非常興奮?！?“它有很多優(yōu)點(diǎn)和希望。” 然而，這些專家對(duì)該設(shè)備商業(yè)前景的看法普遍較為謹(jǐn)慎。

在運(yùn)行中，該器件使用低壓高速 GaN 晶體管來控制高壓 SiC 結(jié)型場效應(yīng)晶體管 (JFET)。在傳統(tǒng)的 SiC JFET 中，漏極位于器件底部，連接到襯底。電流垂直流動(dòng)，由器件頂部的柵極控制，通過“漂移層”到達(dá)也在器件頂部的一個(gè)或多個(gè)源極端子。在混合 FET 中，基本配置是可識(shí)別的：器件底部有一個(gè)漏極，連接到基板。電流向上流過 SiC 漂移層。然而，柵極和源極端子位于直接集成在器件頂部 SiC JFET 上方的 GaN 晶體管中。因此，流經(jīng) SiC JFET 的電流由器件 GaN 部分中的柵極和源極端子控制。

這里的優(yōu)點(diǎn)是，具有高電子遷移率的 GaN 晶體管控制組合器件的開關(guān)。該組合器件建立在 SiC JFET 的基礎(chǔ)上，具有大漂移區(qū)，具有 SiC 的電壓阻斷能力。測(cè)試表明該設(shè)備很大程度上滿足了研究人員的期望。他們發(fā)現(xiàn)，雖然遷移率不如傳統(tǒng) GaN 器件那么高，但它“適合高頻開關(guān)”。他們還證明，在“關(guān)閉”狀態(tài)下，該設(shè)備可以阻斷大約 600 伏的電壓，具體取決于溫度，這對(duì)于首個(gè)同類實(shí)驗(yàn)設(shè)備來說相當(dāng)不錯(cuò)。

制造該設(shè)備必須克服許多挑戰(zhàn)。其中主要的方法之一是直接在 SiC 晶體管之上生長 GaN 晶體管。氮化鎵器件通常在 SiC 襯底上制造。然而，這些器件是“在軸上”生長的，這意味著它們是逐層生長的，每層都平行于襯底。但 SiC 器件通常是相對(duì)于其襯底晶體晶格的方向離軸生長的。因此，研究人員必須設(shè)計(jì)出一種在 SiC 器件上生長 GaN 晶體管的方法，其軸偏差或“誤切”為 4 度。

為此，他們開發(fā)了一種稱為“兩步雙軸應(yīng)變釋放”的技術(shù)。兩種不同半導(dǎo)體之間界面的一個(gè)基本問題是在兩種不同晶體合并的邊界處產(chǎn)生的應(yīng)變。這種應(yīng)變會(huì)在晶格中產(chǎn)生影響性能的缺陷，稱為位錯(cuò)。研究人員改進(jìn)和開發(fā)的技術(shù)通過兩種特定類型的位錯(cuò)釋放應(yīng)變，最大限度地減少其有害影響。

HyFET的弱點(diǎn)之一是晶體管處于導(dǎo)通狀態(tài)時(shí)對(duì)電流的阻力。這個(gè)值稱為 R on，相當(dāng)高，約為每厘米2 50 兆歐。R on越高意味著整體效率越低。當(dāng)然，混合 FET 確實(shí)是同類產(chǎn)品中的第一個(gè)，是在大學(xué)實(shí)驗(yàn)室中構(gòu)建的。

作者兼 IEEE 院士 Kevin Chen 在一封電子郵件中寫道：“我們論文中的大 R源于小型設(shè)備……以及 SiC 部分非常保守的設(shè)計(jì)?！?“一般來說，利用工業(yè) SiC 制造設(shè)施實(shí)現(xiàn) 1200 V HyFET的3mΩ?cm2(~2.6)不存在其他障礙?！?/p>

不過，為了進(jìn)行比較，能夠阻斷超過 600 伏電壓的最先進(jìn)的 SiC 或 GaN 晶體管的導(dǎo)通電阻可以低至2 mΩ?cm2，絕緣晶體管的發(fā)明人、IEEE 終身研究員B. 北卡羅來納州立大學(xué)電氣工程系杰出教授Jayant Baliga指出。鑒于這些數(shù)字，Baliga 質(zhì)疑當(dāng)更簡單且可能更便宜的 SiC 晶體管出現(xiàn)時(shí)，對(duì)商用混合 FET 的需求量會(huì)有多大?！叭绻葘?dǎo)通電阻沒有降低到碳化硅 MOSFET 的以下，那么什么會(huì)促使人們轉(zhuǎn)向更復(fù)雜的東西，所有這些層都在生長？” （金屬氧化物半導(dǎo)體 FET），Baliga 問道。

IEEE 院士、加州大學(xué)圣巴巴拉分校工程學(xué)院院長、GaN 功率器件先驅(qū)Umesh Mishra質(zhì)疑將兩種不同半導(dǎo)體集成到單個(gè)器件中的優(yōu)勢(shì)（極小的電感延遲和電容損耗）是否值得制造復(fù)雜性和其他因素的成本。他指出，為了制造這樣的設(shè)備，公司“現(xiàn)在必須擁有兩種在工廠運(yùn)行的技術(shù)”?！八麄儽仨殦碛刑蓟杓夹g(shù)，而且必須擁有氮化鎵技術(shù)。沒有人愿意這樣做，因?yàn)槟悻F(xiàn)在有兩種復(fù)雜的技術(shù)需要同時(shí)嘗試運(yùn)行”——這是一個(gè)成本高昂的提議。

“擴(kuò)展一些困難的事情總是很困難，”米什拉補(bǔ)充道。“那么問題來了，你的好處是什么？” Mishra 指出，通過簡單地將兩個(gè)不同的晶體管連接在一個(gè)封裝中，而不是將它們集成到單個(gè)混合器件中，就可以以低得多的成本獲得組合器件的大部分優(yōu)點(diǎn)。

然而，作者陳表示，不需要的電子特性，特別是稱為寄生電感的弱點(diǎn)，將困擾簡單封裝在一起而不是集成的晶體管。“較低的寄生電感可以最大限度地減少開關(guān)振蕩并降低開關(guān)損耗，”他在電子郵件中寫道。“先進(jìn)的共封裝技術(shù)可以在一定程度上降低寄生電感，但可能不如集成器件（在批量過程中實(shí)現(xiàn)）具有成本效益。”

康奈爾大學(xué)的 Jena 指出，混合 FET 潛在的不可克服的障礙是 GaN 器件的進(jìn)步速度。他表示，在可預(yù)見的未來，GaN 將變得如此強(qiáng)大，以至于可能不需要混合方案就能取得勝利。“物理學(xué)告訴我，從長遠(yuǎn)來看，GaN 是贏家，”他說?！拔也幌霃?[混合 FET] 論文中奪走任何東西。這是一篇很棒的論文。但無論他們?cè)谶@里展示了什么，未來氮化鎵也將成為可能。”他總結(jié)道。

來源：半導(dǎo)體行業(yè)觀察

審核編輯：湯梓紅