引言

開關(guān)電源發(fā)展至今，外圍電路已經(jīng)相當(dāng)簡(jiǎn)潔，特別是 DC-DC 電源系統(tǒng)，通常僅由芯片、電感、肖特基、電容、電阻等幾個(gè)器件構(gòu)成，呈現(xiàn)出一副簡(jiǎn)單易用的樣子。但是很多工程師在實(shí)際應(yīng)用時(shí)或多或少吃過(guò)虧，明明按照原廠提供的電路去制作產(chǎn)品，卻會(huì)出現(xiàn)各種各樣的問題，如系統(tǒng)不能正常帶載大電流、電感有噪聲、輸出電壓不穩(wěn)或波紋過(guò)大、產(chǎn)品已經(jīng)量產(chǎn)但在運(yùn)行一段時(shí)間后出現(xiàn)不良。

通常情況下，以上不良現(xiàn)象均是由于前期在繪制 PCB 板時(shí)，沒有按照開關(guān)電源布線規(guī)則來(lái)執(zhí)行造成。當(dāng)設(shè)計(jì)產(chǎn)品時(shí)，風(fēng)險(xiǎn)最低且最優(yōu)的辦法是直接將 DEMO 板上的電路走線直接拷貝到自己的產(chǎn)品中，但現(xiàn)實(shí)操作中由于種種原因這種做法不可行，需要工程師重新擺放元器件位置，重新進(jìn)行布線。

下面以“圖 1.XL4201 典型電路”為例，簡(jiǎn)單介紹開關(guān)電源布線步驟。XL4201 CIN100uF/50V COUT 220uF/16VR210K1%R13.3K 1% C1105 C2105 8 254 VIN 8V~40V 7 VOUT=1.25*(1+R2/R1) Icharge=0.11/RCS V

步驟1：輸入端電容與肖特基擺放

對(duì)于開關(guān)電源來(lái)說(shuō)，輸入端通常采用電解電容與陶瓷電容組合使用（主要是經(jīng)濟(jì)實(shí)惠），電容具有儲(chǔ)能與濾波作用，電解電容給芯片提供瞬態(tài)電流，確保輸入端電壓不出現(xiàn)較大波動(dòng)，陶瓷電容用來(lái)濾除輸入端高頻毛刺電壓，給芯片內(nèi)部邏輯電路提供純凈電源。

因此在布局過(guò)程中，擺放好 IC 的位置后，就應(yīng)該確定陶瓷電容的位置，使陶瓷電容靠近芯片的 VIN 與GND 引腳；并且注意避免通過(guò)過(guò)孔進(jìn)行連接，因?yàn)檫^(guò)孔會(huì)產(chǎn)生寄生電感，嚴(yán)重影響陶瓷電容濾波效果。對(duì)于降壓電源來(lái)說(shuō)，輸入端電流為不連續(xù)電流，根據(jù)公式 V=L*di/dt 可知，變化的電流會(huì)在寄生電感上產(chǎn)生毛刺電壓，若處理不好，此毛刺電壓會(huì)影響系統(tǒng)穩(wěn)定性，并導(dǎo)致 IC 失效。

在使用條件不變的情況下，di/dt 基本不會(huì)變化，只好通過(guò)降低開關(guān)電流回路上的寄生電感來(lái)降低此毛刺電壓。要降低寄生電感，就要降低電流回路長(zhǎng)度，縮短開關(guān)電流回路長(zhǎng)度的方法是，將輸入端電解電容靠近芯片的 VIN 和肖特基的陽(yáng)極，芯片的 SW 引腳靠近肖特基的陰極，如“圖 2”所示。這樣最大限度的降低其寄生電感，減少毛刺電壓，提高系統(tǒng)穩(wěn)定性，并可以降低輻射 EMI。

步驟 2：電感與輸出電容的擺放

為減少系統(tǒng)回路上噪聲和電磁輻射，不僅要減少開關(guān)電流回路長(zhǎng)度，還要縮短大電流回路，并且大電流走線要采用敷銅處理，敷銅不要有銳角，盡量少打彎，盡量不換層，若走線必須得換層處理，需要適當(dāng)增加過(guò)孔數(shù)量，這樣可以減少過(guò)孔帶來(lái)的寄生電感?？梢詫㈦姼锌拷酒?SW，輸出電容靠近電感和肖特基陽(yáng)極，如“圖 3”所示。若輸出電容位置不當(dāng)，會(huì)導(dǎo)致輸出電壓不穩(wěn)。

步驟 3：反饋電阻擺放及走線

系統(tǒng)回路中反饋?zhàn)呔€也很重要，F(xiàn)B 引腳負(fù)責(zé)調(diào)整，穩(wěn)定輸出電壓，CS 引腳負(fù)責(zé)調(diào)整，穩(wěn)定輸出電流，為防止反饋引腳撿取到電路上噪聲，應(yīng)盡可能減小 FB 與 CS 引腳節(jié)點(diǎn)。針對(duì) FB 節(jié)點(diǎn)，需要讓分壓電阻靠近芯片的 FB 與 GND 引腳，針對(duì) CS 節(jié)點(diǎn)，可以在靠近芯片 CS 引腳處串聯(lián) 1K 電阻，濾除干擾；并且反饋?zhàn)呔€要遠(yuǎn)離電感，肖特基，SW 等開關(guān)節(jié)點(diǎn)，同時(shí)用 GND 走線包圍最佳。

補(bǔ)充：

部分工程師在制作產(chǎn)品時(shí)，為節(jié)約成本，會(huì)使用單層走線來(lái)繪制 PCB 文件。單面板雖然可以節(jié)約 PCB 成本，但是不利于 PCB 布線，造成大電流走線回路變長(zhǎng)；且同樣長(zhǎng)度的走線，在單面板上比在雙面板上產(chǎn)生的寄生電感大 10 倍以上。寄生電感過(guò)大，產(chǎn)生的毛刺電壓嚴(yán)重影響系統(tǒng)性能，影響系統(tǒng)壽命。建議使用雙面板繪制 PCB 文件，并適當(dāng)增加過(guò)孔數(shù)量，減少過(guò)孔的寄生參數(shù)。

備注：h 為走線與地線之間的絕緣度，Wg 為對(duì)應(yīng)地線的線寬，L 為走線的寄生電感。

審核編輯：劉清