本文通過分析低側(cè)柵極驅(qū)動(dòng)器的等效電路來計(jì)算如何合理的選取RGATE電阻的阻值，既要保持MOS管的良好開關(guān)性能，還要有效抑制振鈴的產(chǎn)生。通過計(jì)算后的理論值來模擬實(shí)驗(yàn)，能夠最大化的選取合理的RGATE阻值。另外針對(duì)柵極驅(qū)動(dòng)回路中，導(dǎo)通和關(guān)斷回路進(jìn)行了不同的結(jié)構(gòu)形態(tài)的計(jì)算，來研究有無串聯(lián)二極管帶來的影響，同時(shí)針對(duì)三種結(jié)構(gòu)的電路進(jìn)行功耗計(jì)算，最后文章中給出低側(cè)柵極驅(qū)動(dòng)器Layout中的注意事項(xiàng)，還有不同品牌廠家的芯片驅(qū)動(dòng)峰值電流值不同帶來的替換差異。本文可以幫助客戶快速理解低側(cè)柵極驅(qū)動(dòng)器的相關(guān)計(jì)算。

1、RGATE電阻計(jì)算

1.1、驅(qū)動(dòng)電阻的構(gòu)成

圖1-1-1

圖1-1-1展示了柵極驅(qū)動(dòng)路徑中的串聯(lián)電阻RG的組成部分：

RHI：驅(qū)動(dòng)芯片輸出上拉電阻

RLO：驅(qū)動(dòng)芯片輸出下拉電阻

RGATE：外部柵極電阻

RG,I：開關(guān)管內(nèi)部柵極電阻

所以：

以上參數(shù)中，RLO可以通過查閱datasheet直接得到，由于驅(qū)動(dòng)芯片內(nèi)部是NMOS和PMOS并聯(lián)混合上拉結(jié)構(gòu)，所以在計(jì)算中RHI≈RLO *1.5；MOSFET內(nèi)部的RG,I可以通過查閱datasheet得到，如果規(guī)格書內(nèi)未注明RG,I可使用LCR電橋在GS兩端施加1MHz的測(cè)試信號(hào)，測(cè)得Rs值即為RG,I。

1.2、根據(jù)實(shí)際電路調(diào)試 RGATE電阻

圖1-1

圖1-1展示了實(shí)際電路中的諧振回路，寄生電感LS和輸入電容GISS產(chǎn)生高頻諧振，而RG則是起到衰減諧振的作用，Q為阻尼系數(shù)，一般取0.5。

上述計(jì)算是一個(gè)逐漸迭代的過程，需要先獲得初步數(shù)據(jù)再進(jìn)行計(jì)算調(diào)試。

實(shí)例：

圖1-2

使用RS8801驅(qū)動(dòng)MOS-IRFB3607，外部柵極電阻RGATE取0Ω進(jìn)行初步實(shí)驗(yàn)，使用探頭x10檔、接地彈簧得到以下波形：

圖1-3

查閱IRFB3607、RS8801手冊(cè)

圖1-4

根據(jù)圖1-3測(cè)量的結(jié)果可得：

fR=16.66MHz；GISS=3100pF；計(jì)算可得RG=6.16Ω，又因?yàn)镽LO=0.5Ω；RG,I=0.55Ω，所以RGATE=5.11Ω，取5.1Ω。

圖1-5

調(diào)整RGATE后的波形如下：

圖1-6

可以看到上升沿的過沖已從12.77V降為12V，波形改善明顯。

2、外圍電路

2.1、Sink/Source電流路徑分離

驅(qū)動(dòng)MOS需要遵守 “慢開快關(guān)“的原則 ，慢開是指MOS管開通時(shí)不能因驅(qū)動(dòng)波形振蕩而引起EMI問題，快關(guān)則是指MOS管關(guān)斷要盡可能的快，一方面可以減小關(guān)斷損耗，另一方面在半橋驅(qū)動(dòng)的場(chǎng)合保證死區(qū)時(shí)間，防止炸管。但是前文中RGATE阻值已經(jīng)確定，如何才能做到不改變RGATE的情況下快速關(guān)斷MOS呢？見下圖2-1

圖2-1

圖2-2

左圖是沒有D1的關(guān)斷波形，下降沿大約70nS，右圖是加了快速關(guān)斷二極管D1的關(guān)斷波形，下降沿約為22nS，可以看到D1的效果十分明顯。

D1的選型需要關(guān)注Trr（反向恢復(fù)時(shí)間）、開關(guān)頻率這兩個(gè)參數(shù)，為了不影響開通時(shí)的電流路徑我們希望Trr越小越好，同時(shí)二極管最大開關(guān)頻率也要匹配開關(guān)管的工作頻率，所以低Trr、高開關(guān)頻率的肖特基二極管（Trr一般在10nS左右，頻率可以上GHz）十分適用于此應(yīng)用場(chǎng)合。

但是這又引入了一個(gè)新的問題：關(guān)斷時(shí)的電流直接通過二極管而不經(jīng)過電阻進(jìn)入驅(qū)動(dòng)器，相較于不加二極管的電路，會(huì)讓芯片關(guān)斷時(shí)功耗增加，從而提高整個(gè)開關(guān)周期內(nèi)的功耗。

為了保證快速關(guān)斷二極管優(yōu)勢(shì)的同時(shí)降低芯片功耗，于是有了以下圖2-3電路。

圖2-3

圖2-3的電路在二極管端增加了一個(gè)5.1Ω限流電阻，這樣可以減小關(guān)斷期間驅(qū)動(dòng)器的功耗，從而降低驅(qū)動(dòng)器整體功耗，但是在降低功耗的同時(shí)也降低了關(guān)斷速度（見下圖），如果想加快關(guān)斷速度，可以將限流電阻繼續(xù)減小。

圖2-4

2.2、VDD電容

柵極驅(qū)動(dòng)芯片工作時(shí)產(chǎn)生的高速脈沖需要從VDD電容汲取能量，規(guī)格書中推薦電容取值1uF，考慮到很多客戶可能會(huì)習(xí)慣性的取100nF作為濾波電容，故以圖2-5電路做以下實(shí)驗(yàn)（PWM=300kHz）：

（a）12V-1uF 和（b）12V-100nF

(c)4.5V-1uF 和 （d）4.5V-100nF

從綠色的OUT波形來看，兩種容值效果接近，但從是藍(lán)色波形可以看到使用100nF時(shí)，VDD電壓波動(dòng)較大，考慮到芯片的UVLO-OFF閾值電壓約為4V，在供電較低的應(yīng)用中需要關(guān)注VDD電壓的波動(dòng)不能觸及UVLO-OFF閾值電壓。

2.3、IN端上下拉電阻

許多工程師喜歡在上下拉的引腳中串聯(lián)一個(gè)電阻后接到電源或地，但是對(duì)于RS8801卻不建議這么做，原因是芯片內(nèi)部上下拉電阻為200kΩ，如果在外部串接電阻會(huì)使得引腳上產(chǎn)生分壓，可能引起電路工作異常。

圖2-6

實(shí)例：

圖2-7

上述電路的目的是為了關(guān)閉上管供電的同時(shí)瞬間打開下管，真值表如下：

表2-1

從真值表來看電路原理沒有問題，但上電后發(fā)現(xiàn)不給PWM信號(hào)的情況下PMOS一直保持打開狀態(tài)，經(jīng)排查發(fā)現(xiàn)三極管基極始終有2V以上電壓，原因是三極管的47k下拉電阻和RS8801-2的IN-引腳內(nèi)部200k上拉對(duì)VDD進(jìn)行了分壓，遂將47k電阻改小，問題得以解決。

從這個(gè)案例可以看到一旦外置上下拉電阻取值不合理，就會(huì)引起整個(gè)電路工作異常，因此建議上下拉的時(shí)候不要串聯(lián)電阻。但是當(dāng)使用一個(gè)信號(hào)控制多片RS8801時(shí)，三極管（或MOS管）的下拉電阻是必須的，所以遇到這種應(yīng)用更要重點(diǎn)檢查阻值選取是否合理。

3、功耗計(jì)算

柵極驅(qū)動(dòng)器的工作原理是給開關(guān)管的輸入電容充、放電，所以的芯片功耗只和開關(guān)頻率有關(guān)，而和導(dǎo)通時(shí)間、占空比等無關(guān)。

3.1、外圍電路無加速二極管

如果芯片外圍無加速關(guān)斷二極管，則按以下公式計(jì)算：

以圖1-2的電路為例：ROL=0.5Ω 、ROH=1.5*ROL=0.75Ω 、RGATE=5.1Ω 、RG,I=0.55Ω、VDD=12V、QG≈70nC；假設(shè)fsw=300kHz。

則芯片功耗為0.025W，隨后計(jì)算RGATE功耗的時(shí)候只需要將兩項(xiàng)功耗比例的分子改為RGATE的阻值，可得RGATE功耗為0.2W，此時(shí)芯片功耗較低，但是RGATE功耗很大，至少要選取1206封裝，如果想減小RGATE封裝，可適當(dāng)增大其阻值。

3.2、外圍電路有加速二極管

以圖2-1的電路為例：ROL=0.5Ω 、ROH=1.5*ROL=0.75Ω 、RGATE=5.1Ω 、RG,I=0.55Ω、VDD=12V、QG≈70nC；假設(shè)fsw=300kHz。

則芯片功耗為0.075W，計(jì)算RGATE功耗時(shí)只需要考慮導(dǎo)通功耗，可得RGATE功耗為0.1W。

計(jì)算D1功耗時(shí)公式如下:

IF：二極管連續(xù)電流

TOFF：驅(qū)動(dòng)波形下降沿時(shí)間

Trr：二極管反向恢復(fù)時(shí)間

TOFF此處取40nS，Trr取10nS，ISINK和ISOURCE按最大5A計(jì)算，可得IF為0.075A，

P =VF x IF

VF：二極管正向?qū)妷?/p>

VF取0.7V，可得二極管功耗為0.052W，使用SOD-123封裝即可滿足此功耗。

從計(jì)算結(jié)果來看，此種外圍電路幾個(gè)組件功耗分布相對(duì)合理，在實(shí)際電路中也是應(yīng)用相當(dāng)廣泛。

PS：關(guān)斷階段RGATE也會(huì)流過電流，大小為VF/RGATE，因?yàn)槠渲当攘鬟^二極管的電流小很多，故計(jì)算時(shí)忽略。

3.3、外圍電路有加速二極管和限流電阻

如果芯片外圍有加速關(guān)斷二極管和二極管限流電阻，則按以下公式計(jì)算：

以圖2-3的電路為例：ROL=0.5Ω 、ROH=1.5*ROL=0.75Ω、RGATE=5.1Ω 、RG,I=0.55Ω、RLIM=5.1Ω、VDD=12V、QG≈70nC；假設(shè)fsw=300kHz。

則芯片功耗為0.032W，

計(jì)算RGATE功耗時(shí)公式如下

則RGATE功耗為0.145W。

計(jì)算RLIM功耗時(shí)公式如下：

則RLIM功耗為0.044W。

這種外圍電路外部組件較為靈活，可以滿足各種場(chǎng)合的需求，所以在實(shí)際電用中應(yīng)用最廣泛，也是最推薦的一種外圍。

4、Layout對(duì)性能的影響

圖4-1

柵極驅(qū)動(dòng)器工作的時(shí)候有三大環(huán)路：綠色的Source環(huán)路、紅色的Sink環(huán)路、藍(lán)色的控制環(huán)路

4.1、Source環(huán)路

從圖4-1可以看到，Source電流路徑：

VDD電容正端驅(qū)動(dòng)器上管RGATE開關(guān)管輸入電容VDD電容負(fù)端

為了減小整個(gè)環(huán)路的寄生電感，需要在布局的時(shí)候讓VDD電容盡可能的靠近驅(qū)動(dòng)器引腳，同時(shí)驅(qū)動(dòng)器輸出引腳到開關(guān)管的距離也要盡可能短，布線的時(shí)候盡可能的拓寬走線。

4.2、Sink環(huán)路

Sink電流路徑：

開關(guān)管輸入電容下端驅(qū)動(dòng)器下管RGATE開關(guān)管輸入電容上端

輸入電容下端即開關(guān)管的地，驅(qū)動(dòng)器下管即驅(qū)動(dòng)器的地，這兩個(gè)地之間的寄生電感會(huì)引起驅(qū)動(dòng)器OUT端產(chǎn)生負(fù)壓，從而引起驅(qū)動(dòng)器失效，所以Layout的時(shí)候不光要關(guān)注輸出線，回流地線也是十分重要。

5、替代料的關(guān)注點(diǎn)

5.1、不同芯片峰值電流差異對(duì)Rg的影響

使用圖2-3外圍電路，更換其他品牌廠家驅(qū)動(dòng)芯片：

更換第一個(gè)國(guó)產(chǎn)品牌的驅(qū)動(dòng)芯片-XXX27517

a b

圖5-1

輸出下降沿有一個(gè)因米勒平臺(tái)引起的回勾，最低電壓已經(jīng)到2V以下，這會(huì)讓MOS管關(guān)閉后再導(dǎo)通，這種異常的關(guān)斷-導(dǎo)通過程會(huì)增加MOS管的損耗，使其急劇發(fā)熱。

改善方法：拆除D1和RLIM，將RGATE增加至15Ω，波形如下:

圖5-2

改善后的波形回勾最低電壓為5V，不會(huì)讓MOS管關(guān)閉。

將外圍電路恢復(fù)成圖2-3，再次更換芯片：

更換另外一個(gè)品牌的驅(qū)動(dòng)芯片。

圖5-3

改善方法：拆除D1和RLIM，將RGATE增加至10Ω，改善后的波形如下:

圖5-4

從上述兩個(gè)品牌芯片調(diào)試案例來看，增大RGATE似乎是最簡(jiǎn)單有效的，但為了穩(wěn)定波形去掉了加速關(guān)斷二極管，使整個(gè)關(guān)斷周期超過150nS，這增加了關(guān)斷損耗，所以說增大RGATE是一把雙刃劍。

5.2、IN端內(nèi)置上下拉電阻的差異

對(duì)處于新設(shè)計(jì)階段的客戶，建議在外部上下拉的電路中不要串聯(lián)電阻，因?yàn)楦鱾€(gè)品牌芯片的內(nèi)置上下拉電阻阻值各不相同，可能會(huì)出現(xiàn)替代后無法正常工作的情況。

審核編輯：劉清