RM新时代网站-首页

0
  • 聊天消息
  • 系統(tǒng)消息
  • 評論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會員中心
創(chuàng)作中心

完善資料讓更多小伙伴認識你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

Achronix FPGA增加對Bluespec提供的基于Linux的RISC-V軟處理器的支持,以實現(xiàn)可擴展數(shù)據(jù)處理

半導(dǎo)體芯科技SiSC ? 來源:半導(dǎo)體芯科技SiSC ? 作者:半導(dǎo)體芯科技SiS ? 2024-04-19 18:08 ? 次閱讀

Bluespec支持加速器功能的RISC-V處理器Achronix的FPGA轉(zhuǎn)化為可編程SoC

近日,高性能FPGA芯片嵌入式FPGA(eFPGA)硅知識產(chǎn)權(quán)(IP)領(lǐng)域的領(lǐng)先企業(yè)Achronix半導(dǎo)體公司,以及RISC-V工具和IP領(lǐng)域的行業(yè)領(lǐng)導(dǎo)者Bluespec有限公司,日前聯(lián)合宣布推出一系列支持Linux的RISC-V軟處理器,這些處理器都可用于Achronix FPGA產(chǎn)品Speedster?7t系列中。這是業(yè)界首創(chuàng),Bluespec的RISC-V處理器現(xiàn)在無縫集成到Achronix的二維片上網(wǎng)絡(luò)(2D NoC)架構(gòu)中,簡化了集成,使工程師能夠輕松地將可擴展的處理器添加到他們的Achronix FPGA設(shè)計中。

Bluespec的RISC-V軟核系列為Speedster7t FPGA設(shè)計增加了軟件可編程性、簡化了系統(tǒng)集成、提高了設(shè)計人員的工作效率,并縮短了產(chǎn)品上市時間。Achronix Speedster7t FPGA中的2D NoC支持設(shè)計人員輕松地將一個或多個RISC-V內(nèi)核集成到FPGA邏輯架構(gòu)中。2D NoC允許添加多個RISC-V內(nèi)核的實例,并在保持性能的同時可以輕松地重新定位到FPGA邏輯架構(gòu)的不同區(qū)域。開發(fā)人員可以靈活地在裸機上運行C/C++應(yīng)用程序,或在硬件子系統(tǒng)上運行操作系統(tǒng),使用1到8個64位處理器來分別配置浮點指令、自定義指令和硬件加速器。

每個處理器的加速器端口都支持高帶寬工作負載加速器去實現(xiàn)內(nèi)存管理和軟件驅(qū)動配置和控制,從而加快了Speedster7t FPGA設(shè)計的開發(fā)和部署。由于開發(fā)人員可以使用成熟且熟悉的技術(shù)(包括RISC-V、Linux、RTOS和軟件多線程等),因此這個功能通過最大限度地減少學(xué)習(xí)曲線來進一步加速設(shè)計進程。

“Achronix Speedster7t FPGA提供了多項功能強大的創(chuàng)新,如2D NoC,從而支持高速數(shù)據(jù)傳輸和高達20 Tbps的連接帶寬。隨著Bluespec支持加速功能的RISC-V軟核添加,Achronix Speedster7t FPGA可以成為成熟的配置全面且功能強大的可編程SoC,”Bluespec首席執(zhí)行官Charlie Hauck表示。“我們的產(chǎn)品組合設(shè)計旨在幫助開發(fā)人員加快部署時間,我們期待看到自己的解決方案能夠幫助廣大用戶更快地在不同應(yīng)用中使用RISC-V?!?/p>

“Bluespec在硅IP領(lǐng)域內(nèi)深厚的專業(yè)造詣和在RISC-V技術(shù)方面持續(xù)創(chuàng)新的悠久歷史使該公司成為Achronix的理想合作伙伴,”Achronix產(chǎn)品規(guī)劃副總裁Nick Ilyadis說道?!霸摴咎峁┑闹С諰inux的RISC-V軟處理器與我們的高性能和高密度FPGA器件相結(jié)合,將幫助我們的客戶在其產(chǎn)品中實現(xiàn)差異化,并更快地進入市場。”

審核編輯 黃宇

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請聯(lián)系本站處理。 舉報投訴
  • 處理器
    +關(guān)注

    關(guān)注

    68

    文章

    19259

    瀏覽量

    229651
  • FPGA
    +關(guān)注

    關(guān)注

    1629

    文章

    21729

    瀏覽量

    602984
  • Linux
    +關(guān)注

    關(guān)注

    87

    文章

    11292

    瀏覽量

    209323
  • RISC-V
    +關(guān)注

    關(guān)注

    45

    文章

    2270

    瀏覽量

    46129
收藏 人收藏

    評論

    相關(guān)推薦

    使用 RISC-V 進行高效數(shù)據(jù)處理的方法

    使用RISC-V進行高效數(shù)據(jù)處理的方法涉及多個方面,包括處理器內(nèi)核與DSA(領(lǐng)域特定加速)之間的通信優(yōu)化、內(nèi)存管理優(yōu)化、多線程性能提升等。以下是一些具體的方法: 一、
    的頭像 發(fā)表于 12-11 17:52 ?328次閱讀

    Rivos全新產(chǎn)品采用Andes晶心科技NX45 RISC-V處理器

    專注于加速數(shù)據(jù)分析和生成式AI工作負載的RISC-V主要會員公司Rivos與32/64位RISC-V處理器內(nèi)核的領(lǐng)先供貨商、RISC-V創(chuàng)始
    的頭像 發(fā)表于 12-04 10:37 ?219次閱讀

    基于risc-v架構(gòu)的芯片與linux系統(tǒng)兼容性討論

    的代碼,管理和控制底層硬件資源。RISC-V作為一種開源的指令集架構(gòu),為Linux內(nèi)核的移植提供了可能性。 然而,由于RISC-V與其他
    發(fā)表于 11-30 17:20

    RISC-V能否復(fù)制Linux 的成功?》

    (IS A ),使其作為一個長期使用的組件。ISA是處理器能讀懂的詞匯表,軟件使用該詞匯表來編寫。采用這種語言對軟件進行編碼,可以告訴處理器應(yīng)該做什么。任何人都可以使用RISC-V
    發(fā)表于 11-26 20:20

    RISC-V發(fā)展及FPGA廠商為什么選擇RISC-V

    SiFive U54/S51 內(nèi)核組成的集群(四個支持 Linux,一個“real-time”),根據(jù)FPGA等級分別 600 或 666 MHz 運行,基本上是
    的頭像 發(fā)表于 11-11 10:24 ?330次閱讀
    <b class='flag-5'>RISC-V</b>發(fā)展及<b class='flag-5'>FPGA</b>廠商為什么選擇<b class='flag-5'>RISC-V</b>

    RISC-V,即將進入應(yīng)用的爆發(fā)期

    計算機由控制整體的CPU(中央處理器)和加速兩部分構(gòu)成。在AI計算中,功耗和效率是兩個關(guān)鍵因素。RISC-V架構(gòu)通過其簡潔的設(shè)計和定制化的擴展,可以
    發(fā)表于 10-31 16:06

    risc-v與esp32架構(gòu)對比分析

    是開源的,沒有專利限制,任何人都可以自由地使用、修改和分發(fā)。這使得RISC-V在開源處理器設(shè)計和實現(xiàn)領(lǐng)域具有重要地位。 擴展性 :
    發(fā)表于 09-26 08:40

    淺談國產(chǎn)異構(gòu)雙核RISC-V+FPGA處理器AG32VF407的優(yōu)勢和應(yīng)用場景

    和圖像識別是核心任務(wù)。異構(gòu)處理器可以利用FPGA的并行處理能力加速圖像處理算法,同時RISC-V處理器
    發(fā)表于 08-31 08:32

    RISC-V指令集的特點總結(jié)

    實現(xiàn)的復(fù)雜性,提高處理器的執(zhí)行效率和易于優(yōu)化。 模塊化 定義:RISC-V 指令集支持模塊化擴展,允許開發(fā)者根據(jù)具體應(yīng)用需求添加或定制特定的
    發(fā)表于 08-30 22:05

    為什么要有RISC-V

    RISC-V(“RISC five”)的目標是成為一個通用的指令集架構(gòu)(ISA):①、它要能適應(yīng)包括從最袖珍的嵌入式控制,到最快的高性能計算機等各種規(guī)模的處理器。②、它應(yīng)該能兼容各種
    發(fā)表于 07-27 15:05

    請問ESP32s3 ULP RISC-V協(xié)處理器是否支持ADC的讀???

    我在ULP RISC-V協(xié)處理器的例程中,沒有發(fā)現(xiàn)有對ADC的操作,請問RISC-V協(xié)處理器目前還不支持嗎?使用的IDF版本為4.4.2。
    發(fā)表于 06-14 07:38

    RISC-V的MCU與ARM對比

    實現(xiàn)。這意味著RISC-V具有高度的靈活性和定制性,可以根據(jù)不同的應(yīng)用需求進行優(yōu)化和擴展。 ARM :ARM是一種專有的架構(gòu),任何想要使用ARM的指令集或
    發(fā)表于 05-27 15:58

    AchronixBluespec聯(lián)合宣布推出一款支持LinuxRISC-V處理器

    高性能FPGA芯片和嵌入式FPGA(eFPGA)硅知識產(chǎn)權(quán)(IP)領(lǐng)域的領(lǐng)先企業(yè)Achronix半導(dǎo)體公司,以及RISC-V工具和IP領(lǐng)域的
    的頭像 發(fā)表于 04-15 16:23 ?576次閱讀

    fpgarisc-v處理器的區(qū)別

    FPGA(現(xiàn)場可編程門陣列)和RISC-V處理器在多個方面存在顯著的區(qū)別。
    的頭像 發(fā)表于 03-27 14:21 ?1114次閱讀

    RISC-V 基礎(chǔ)學(xué)習(xí):RISC-V 基礎(chǔ)介紹

    縮寫 [###] 用于標識處理器位寬,取值[32, 64,128],也就是處理器的寄存位寬 [abc...xyz] 標識該處理器支持的指
    發(fā)表于 03-12 10:25
    RM新时代网站-首页