RM新时代网站-首页

0
  • 聊天消息
  • 系統(tǒng)消息
  • 評(píng)論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫(xiě)文章/發(fā)帖/加入社區(qū)
會(huì)員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識(shí)你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

請(qǐng)問(wèn)Block RAM的資源如何計(jì)算?

傅里葉的貓 ? 來(lái)源:傅里葉的貓 ? 2024-05-06 14:12 ? 次閱讀

Q:當(dāng)使用ram時(shí),width是960bit,depth是16bit,只有15Kb大小, 為什么占用了很多個(gè)BRAM?

A:首先要知道什么是BRAM,就是Block RAM,這些RAM就是分塊的,可以當(dāng)成36kb來(lái)使用,也可以當(dāng)成18kb來(lái)使用,如果使用空間小于18kb,也會(huì)占用一整個(gè)18kb的BRAM。而且還要看使用的位寬和深度,這兩個(gè)指標(biāo)綜合考慮來(lái)計(jì)算使用的BRAM的個(gè)數(shù)。

以7系列為例,每個(gè)36Kb BRAM也可以配置成深度×寬度為64K × 1(當(dāng)與相鄰的36KB塊RAM級(jí)聯(lián)時(shí))、32K × 1、16K × 2、8K × 4、4K × 9、2K × 18、1K × 36或512 × 72的簡(jiǎn)單雙端口模式。

1b05bf7a-0b4f-11ef-a297-92fbcf53809c.png

超過(guò)上面這些原語(yǔ)中的寬度和深度時(shí),都要增加一個(gè)新的BRAM。

再結(jié)合下面這個(gè)圖,可以知道RAM18和RAM36的輸入位寬分別可以是多少。

1b22a3b0-0b4f-11ef-a297-92fbcf53809c.png

比如一個(gè)512*19的空間,剛好可以使用512x36的原語(yǔ)來(lái)覆蓋,那就只會(huì)占用一個(gè)18k BRAM,如果是群友的960bitx16bit,那么需要960/72=13.333,因此需要13個(gè)256x72的RAM36,剩下的空間由1個(gè)RAM18即可滿足。因此總共需要13個(gè)RAM36和1個(gè)RAM18.

當(dāng)然,如果每次都這么計(jì)算一遍太麻煩,我們還是直接讓工具給出結(jié)果是最簡(jiǎn)單的。

1b3b6b20-0b4f-11ef-a297-92fbcf53809c.png
1b5da0e6-0b4f-11ef-a297-92fbcf53809c.png

現(xiàn)在有了xpm,很多工程師在調(diào)用mem時(shí),都喜歡直接用xpm,不用xci文件了,導(dǎo)致有些剛?cè)胄械墓こ處熯€不知道Block Memory Generator中還可以計(jì)算資源。



審核編輯:劉清

聲明:本文內(nèi)容及配圖由入駐作者撰寫(xiě)或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場(chǎng)。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問(wèn)題,請(qǐng)聯(lián)系本站處理。 舉報(bào)投訴
  • BRAM
    +關(guān)注

    關(guān)注

    0

    文章

    41

    瀏覽量

    10956

原文標(biāo)題:FPGA問(wèn)答系列--Block RAM的資源如何計(jì)算?

文章出處:【微信號(hào):傅里葉的貓,微信公眾號(hào):傅里葉的貓】歡迎添加關(guān)注!文章轉(zhuǎn)載請(qǐng)注明出處。

收藏 人收藏

    評(píng)論

    相關(guān)推薦

    FIFOPrimitive在Block RAM上有什么優(yōu)勢(shì)?

    我今天正在實(shí)現(xiàn)FIFO,我想知道FIFOPrimitive和Block RAM實(shí)現(xiàn)之間的區(qū)別是什么。根據(jù)我的理解,它們使用相同的底層RAM原語(yǔ),但FIFOPrimitive不能有不同的R / W方面
    發(fā)表于 02-27 14:16

    Block RAM的功耗始終為0mW

    大家好。我設(shè)計(jì)并模擬了簡(jiǎn)單的RTL with Block RAMin Kintex 7。在合成和實(shí)現(xiàn)之后,vivado用于功率估計(jì)。當(dāng)我使用分布式RAM時(shí),會(huì)正確報(bào)告每個(gè)RAM的功耗。但是
    發(fā)表于 03-13 14:21

    請(qǐng)問(wèn)nand flash的page size和block size怎么計(jì)算的?

    圖一:圖二:我想請(qǐng)問(wèn)一下:圖一中的nand flash 的紅色箭頭page size和block size,是從圖二中怎么計(jì)算或者怎么看出來(lái)的?
    發(fā)表于 03-20 04:43

    請(qǐng)幫助我解決Block RAM問(wèn)題?

    ,維克多Rdp_fifo3.v 3 KB以上來(lái)自于谷歌翻譯以下為原文I am trying to use the block ram on Xilinx Spartan 3AN (XC3S400AN
    發(fā)表于 06-04 09:08

    請(qǐng)問(wèn)9K Block RAM設(shè)計(jì)中那些2 9K Block RAM在哪里?

    嗨,我想為我的設(shè)計(jì)使用比特流加密,我遇到了一個(gè)關(guān)于9K Block RAM的問(wèn)題,在答案記錄39999中描述了r然后我決定在我的設(shè)計(jì)中刪除所有9k Block RAM并將它們更改為16
    發(fā)表于 06-06 07:23

    SPARTAN-3AN怎么使用標(biāo)準(zhǔn)JTAG命令讀取Block RAM內(nèi)容

    嗨,為了調(diào)試系統(tǒng),我需要在系統(tǒng)運(yùn)行時(shí)動(dòng)態(tài)讀取Block-RAM內(nèi)容....我只有JTAG線,我不能在FPGA中制作一個(gè)特定的塊用于讀取內(nèi)容并通過(guò)JTAG等發(fā)送它們。我可以使用ISMP 13.2作為
    發(fā)表于 06-11 07:36

    為什么Spartan 6 block ram有2個(gè)時(shí)鐘延遲?

    我正在運(yùn)行Spartan 6 block ram的模擬。時(shí)鐘速度為100Mhz。塊ram的寫(xiě)作運(yùn)作良好。我可以在內(nèi)存中看到數(shù)據(jù)。但是當(dāng)我讀取數(shù)據(jù)時(shí),輸出有2個(gè)時(shí)鐘的延遲。在塊ram用戶
    發(fā)表于 07-25 08:15

    如何通過(guò)USB將數(shù)據(jù)從我的Spartan 3E FPGA Block RAM發(fā)送到我的計(jì)算機(jī)?

    是否可以通過(guò)USB將數(shù)據(jù)從我的Spartan 3E FPGA Block RAM發(fā)送到我的計(jì)算機(jī)?我試圖通過(guò)串行RS232發(fā)送數(shù)據(jù),但那不起作用,所以想找到一個(gè)發(fā)送數(shù)據(jù)的備用路徑。如果可能的話,那是什么鍛煉?
    發(fā)表于 08-09 09:23

    請(qǐng)問(wèn)分布式RAMBlock RAM的芯片中有menexternalmemory或內(nèi)存嗎?

    嗨!我有一個(gè)關(guān)于分布式RAMBlock RAM的問(wèn)題。芯片中有menexternalmemory或內(nèi)存嗎?請(qǐng)?jiān)敿?xì)告訴我。謝謝!
    發(fā)表于 11-07 09:07

    怎么使用virtex 5上的Block RAM來(lái)實(shí)現(xiàn)延遲線?

    我正在嘗試使用virtex 5上的Block RAM來(lái)實(shí)現(xiàn)延遲線。延遲線需要將數(shù)據(jù)延遲一個(gè)時(shí)鐘周期。這可能使用Block RAM嗎?我嘗試使用簡(jiǎn)單的雙端口
    發(fā)表于 06-18 15:40

    如何使用Block RAM及利用其功能和性能優(yōu)勢(shì)

    了解新的Block RAM級(jí)聯(lián)功能,如何使用它,以及如何利用其功能和性能優(yōu)勢(shì)。
    的頭像 發(fā)表于 11-23 06:56 ?4900次閱讀

    關(guān)于Block RAM的寄存器輸出

    關(guān)于Block RAM的寄存器輸出,我們?cè)凇锻ㄟ^(guò)RTL改善時(shí)序的技巧之Block RAM的輸出》中介紹過(guò)。如果我們?cè)跁r(shí)序報(bào)告中關(guān)鍵路徑上看到這樣一條信息: 在第一級(jí)的C2Q delay
    的頭像 發(fā)表于 03-26 15:50 ?1831次閱讀
    關(guān)于<b class='flag-5'>Block</b> <b class='flag-5'>RAM</b>的寄存器輸出

    FPGA的RAM存儲(chǔ)資源詳細(xì)資料說(shuō)明

    本文檔的主要內(nèi)容詳細(xì)介紹的是FPGA的RAM存儲(chǔ)資源詳細(xì)資料說(shuō)明包括了:1、 FPGA存儲(chǔ)資源簡(jiǎn)介,2、 不同廠家的 Block RAM
    發(fā)表于 12-09 15:31 ?10次下載
    FPGA的<b class='flag-5'>RAM</b>存儲(chǔ)<b class='flag-5'>資源</b>詳細(xì)資料說(shuō)明

    FPGA中block ram的特殊用法列舉

    在FPGA中block ram是很常見(jiàn)的硬核資源,合理的利用這些硬件資源一定程度上可以優(yōu)化整個(gè)設(shè)計(jì),節(jié)約資源利用率,充分開(kāi)發(fā)FPGA芯片中的
    的頭像 發(fā)表于 12-24 14:28 ?1266次閱讀

    使用FPGA調(diào)用RAM資源的詳細(xì)說(shuō)明

    FPGA可以調(diào)用分布式RAM和塊RAM兩種RAM,當(dāng)我們編寫(xiě)verilog代碼的時(shí)候如果合理的編寫(xiě)就可以使我們想要的RAM被綜合成BRAM(Bloc
    發(fā)表于 12-30 16:27 ?9次下載
    RM新时代网站-首页