RM新时代网站-首页

0
  • 聊天消息
  • 系統(tǒng)消息
  • 評論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

詳細(xì)講解一下硬件工程師需要掌握的四種常用的恒流源電路工作原理

硬件那點(diǎn)事兒 ? 2024-06-12 08:39 ? 次閱讀

01.前言

恒流源是一種保持特定輸出電流不變的電源,它不像電壓源那樣保持恒定的電壓輸出。其基本電路主要由輸入級和輸出級組成。輸入級提供參考電流,輸出級輸出所需的恒定電流。恒流源與恒壓源相比,其輸出電流穩(wěn)定性更高,常見的恒流源有壓控電流源、反饋電流源、場效應(yīng)晶體管恒流源等。

恒流源具有以下特點(diǎn):

1) 輸出電流受負(fù)載(輸出電壓)的影響小。

2) 輸出電流受環(huán)境溫度影響小。

3)內(nèi)阻無窮大(這樣電流就能全部流到外面)。

4)能夠提供恒流驅(qū)動。

5)輸出精度高。

接下來就介紹四種常用的恒流源電路設(shè)計(jì)方案:

02.穩(wěn)壓恒流電路

下圖是利用齊納二極管的穩(wěn)壓特性設(shè)計(jì)的電路:

48d6a7ee-2854-11ef-9e8e-92fbcf53809c.png

電路原理:三極管Q1的基極電壓受限于穩(wěn)壓二極管的穩(wěn)定電壓Uzd,因此電阻R3的電壓等于Uzd減去Q1基極與發(fā)射極之間的導(dǎo)通壓降0.7V,即,U=Uzd-0.7 保持不變。所以即使VCC電源變化,流過R3的電流也是固定的,即流過R1負(fù)載的電流保持不變,達(dá)到恒流效果。

這里需要注意的是,根據(jù)需要的電流,選擇合適的采樣電阻,并考慮三極管和穩(wěn)壓二極管的參數(shù)。而集電極電壓Ucmax是允許施加到集電極結(jié)的最大反向電壓。使用時(shí)不要超過這個(gè)最大值,否則集電極結(jié)在過大的反向電壓作用下會形成強(qiáng)電場,導(dǎo)致集電極反向電流急劇增大,可能造成元件損壞。

下圖是利用二極管導(dǎo)通電壓為0.6~0.7V的特性設(shè)計(jì)的二極管恒流電路:

49055b66-2854-11ef-9e8e-92fbcf53809c.png

當(dāng)單片機(jī)的GPIO口給高電平時(shí),三極管Q1導(dǎo)通,二極管D1、D2導(dǎo)通(D1、D2的導(dǎo)通壓降為0.6~0.7V),因此電阻R3的電壓等于1.4V(D1和D2的壓降之和)減去晶體管基極和發(fā)射極之間的導(dǎo)通壓降0.7V,即U=0.7V保持恒定,因此流過晶體管的電流即使VCC電源變化,R3也是固定的,即流過R1的電流保持不變,達(dá)到恒流的效果。

03.晶體管恒流電路

下圖是利用Q2基極導(dǎo)通電壓為0.6~0.7V的特點(diǎn)設(shè)計(jì)的晶體管恒流源電路:

49466f7a-2854-11ef-9e8e-92fbcf53809c.png

當(dāng)GPIO口給高電平時(shí),三極管Q1為NPN管,會導(dǎo)通,同時(shí)Q2也會導(dǎo)通。當(dāng)Q2導(dǎo)通時(shí),Q1的基極電壓被拉低并截止。負(fù)載R1不工作,Q2無電流流過。Q2基極電壓被下拉至地并截止,而Q1基極被釋放并再次導(dǎo)通。如此循環(huán)往復(fù),電路中的電流最終穩(wěn)定在0.7/R3(忽略Q1和Q2的基極電流),無論電源電壓VCC如何變化,電流都保持恒定。另外,R3的阻值應(yīng)根據(jù)所需電流來選擇。

04.使用運(yùn)放的恒流電路

下圖是采用運(yùn)放的恒流源電路,電流可調(diào)。該電路采用運(yùn)算放大器設(shè)計(jì),引入了反饋。與晶體管恒流源相比,具有足夠的精度和可調(diào)性。

496ecfa6-2854-11ef-9e8e-92fbcf53809c.png

注意運(yùn)算放大器的“虛短”特性。同時(shí),電路的反相輸入端連接電阻R4接地。當(dāng)VIN輸入到R2以穩(wěn)定電源電壓時(shí),R4兩端的電壓也為VIN。因此,無論外部電路如何變化,流過R4的電流保持不變。而負(fù)載R1的電流與R4的電流相等,因此即使R1的電源是變壓電源,其電流也保持固定,達(dá)到恒流的效果。

這里晶體管Q1是NPN型的。使用時(shí)根據(jù)實(shí)際電壓、電流要求選擇合適的。如果功率較大,必須考慮散熱要求。另外,它的發(fā)射極電流約等于集電極電流,但實(shí)際上發(fā)射極電流還包括基極電流??梢?,當(dāng)運(yùn)放輸出級采用晶體管時(shí),輸出電流會產(chǎn)生基極電流分量的誤差。如果此時(shí)不能滿足電路精度要求,則使用MOSFET更好。

分析與上面相同。MOSFET管是壓控器件,柵極所需電流很小。由于Iout和Is非常接近,與晶體管相比,電流精度得到提高。另外,使用運(yùn)放的恒流源電路雖然有明顯的優(yōu)點(diǎn),但也有缺點(diǎn)。例如運(yùn)放的VIN電源需要用戶額外提供。

05.LDO電路

下圖是利用LDO輸入電流等于輸出電流的特性設(shè)計(jì)的恒流源電路。

497cdd1c-2854-11ef-9e8e-92fbcf53809c.png

通過LDO輸入電流等于輸出電流的特性,流過負(fù)載R1的電流等于流過電阻R2的電流,電流大小為Iout=V/R2,其中V(3.3V )是LDO的穩(wěn)壓值。此外,可變電源必須滿足LDO的輸入電壓范圍。

聲明:

聲明:轉(zhuǎn)載文章來源網(wǎng)絡(luò)。本號對所有原創(chuàng)、轉(zhuǎn)載文章的陳述與觀點(diǎn)均保持中立,推送文章僅供讀者學(xué)習(xí)和交流。轉(zhuǎn)載文章、圖片等版權(quán)歸原作者享有,如有侵權(quán),聯(lián)系刪除。

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請聯(lián)系本站處理。 舉報(bào)投訴
  • 恒流源
    +關(guān)注

    關(guān)注

    16

    文章

    335

    瀏覽量

    56200
  • 恒流源電路
    +關(guān)注

    關(guān)注

    6

    文章

    89

    瀏覽量

    26898
  • 硬件工程師
    +關(guān)注

    關(guān)注

    183

    文章

    360

    瀏覽量

    75565
收藏 人收藏

    評論

    相關(guān)推薦

    嵌入式軟件工程師硬件工程師的區(qū)別?

    嵌入式軟件工程師硬件工程師的區(qū)別? 嵌入式軟件工程師 嵌入式軟件工程師是軟件開發(fā)領(lǐng)域中的一種
    發(fā)表于 05-16 11:00

    FPGA設(shè)計(jì)的四種常用思想與技巧

    本文討論的四種常用FPGA/CPLD設(shè)計(jì)思想與技巧:乒乓操作、串并轉(zhuǎn)換、流水線操作、數(shù)據(jù)接口同步化,都是FPGA/CPLD邏輯設(shè)計(jì)的內(nèi)在規(guī)律的體現(xiàn),合理地采用這些設(shè)計(jì)思想能在FPGA/CPLD
    發(fā)表于 10-20 09:12

    FPGA 設(shè)計(jì)的四種常用思想與技巧

    FPGA 設(shè)計(jì)的四種常用思想與技巧FPGA設(shè)計(jì)的四種常用思想與技巧 討論的四種常用FPGA/C
    發(fā)表于 08-11 10:30

    個(gè)合格的FPGA工程師需要掌握哪些知識?

    個(gè)合格的FPGA工程師需要掌握哪些知識?個(gè)合格的FPGA工程師
    發(fā)表于 04-21 14:49

    誠聘硬件工程師

    及以上學(xué)歷,計(jì)算機(jī)、電子、自動控制類專業(yè),三年以上的工作經(jīng)驗(yàn);2.精通模擬、數(shù)字電路設(shè)計(jì);熟悉嵌入式處理器、DSP、FPGA等硬件應(yīng)用設(shè)計(jì)和調(diào)測;3.熟練掌握至少
    發(fā)表于 07-18 11:34

    硬件工程師手冊基本技能

    華為的硬件工程師手冊,下面是摘段: 1.2.1 硬件工程師基本素質(zhì)與技術(shù)硬件工程師應(yīng)
    發(fā)表于 07-12 04:36

    硬件工程師需要學(xué)什么,必須掌握基礎(chǔ)知識

    學(xué)習(xí)硬件工程師的都需要學(xué)什么,必須掌握基礎(chǔ)知識 目的:基于實(shí)際經(jīng)驗(yàn)與實(shí)際項(xiàng)目詳細(xì)理解并掌握成為合
    發(fā)表于 09-09 16:32

    求FPGA開發(fā)工程師硬件開發(fā)工程師

    、負(fù)責(zé)軟件與硬件的系統(tǒng)集成的PCB板級信號調(diào)試、驗(yàn)證、故障分析與整改工作; 4、輸出硬件電路接口文檔,支持底層軟件工程師進(jìn)行
    發(fā)表于 10-22 11:03

    硬件工程師

    #硬件工程師3天打卡營#今天是學(xué)習(xí)張飛硬件工程師進(jìn)階必修課的Day1,學(xué)習(xí)的內(nèi)容是如何快速掌握三極管應(yīng)用技巧,課程中
    發(fā)表于 06-09 23:40

    四種恒流源電路分析方式,工程師必須掌握!

    需要是恒壓源;輸出晶體管的輸出電阻盡量大——輸出級需要恒流源。四種恒流源電路分析:在改進(jìn)型差動
    發(fā)表于 08-17 08:53

    電子工程師需要掌握的20個(gè)模擬電路詳細(xì)分析

    電子工程師需要掌握的20個(gè)模擬電路詳細(xì)分析
    發(fā)表于 09-28 06:22

    硬件工程師需要掌握哪些基礎(chǔ)知識

    目的:基于實(shí)際經(jīng)驗(yàn)與實(shí)際項(xiàng)目詳細(xì)理解并掌握成為合格的硬件工程師的最基本知識。
    的頭像 發(fā)表于 09-28 09:52 ?1.7w次閱讀

    Java工程師需要掌握哪些技術(shù)點(diǎn)

    本篇文章扣丁學(xué)堂Java培訓(xùn)小編和大家分享一下Java工程師需要掌握的技術(shù)點(diǎn)問題,我們不論是參加Java培訓(xùn)還是自學(xué)Java開發(fā)最終大都是為了能找到
    的頭像 發(fā)表于 08-07 15:57 ?3132次閱讀

    恒流源電路工作原理是什么?般通過什么方式實(shí)現(xiàn)

    于驅(qū)動LED、光電二極管、熱敏電阻、電解電容等元器件,以及需要恒定電流控制的電路中。本篇文章將詳細(xì)介紹恒流源
    的頭像 發(fā)表于 09-13 14:16 ?9277次閱讀

    硬件工程師需要掌握硬件基礎(chǔ)知識

    作為個(gè)資深硬件工程師,我們需要掌握硬件基礎(chǔ)知識
    的頭像 發(fā)表于 12-02 09:22 ?239次閱讀
    <b class='flag-5'>硬件</b><b class='flag-5'>工程師</b><b class='flag-5'>需要</b><b class='flag-5'>掌握</b>的<b class='flag-5'>硬件</b>基礎(chǔ)知識
    RM新时代网站-首页