1SRAM FPGA為什么比Flash FPGA功耗高？

FPGA的功耗由4部分組成：上電功耗、配置功耗、靜態(tài)功耗和動態(tài)功耗。一般的FPGA都具有這4種功耗，但是Actel Flash FPGA由于掉電數(shù)據(jù)不丟失，無需配置芯片，所以上電后不需要一個很大的啟動電流，也不需要配置過程，只有靜態(tài)功耗和動態(tài)功耗，沒有上電功耗和配置功耗。

同時，基于Flash架構(gòu)的FPGA每個可編程的開關(guān)都是由2個晶體管構(gòu)成，而基于SRAM技術(shù)的FPGA每個可編程開關(guān)是由6個晶體管構(gòu)成，所以單純從開關(guān)的功耗上分析，F(xiàn)lash FPGA的開關(guān)消耗功耗要比SRAM FPGA低很多，并且SRAM FPGA通常具有較高的靜態(tài)功耗和動態(tài)功耗。

雖然Actel Flash FPGA功耗低，但是工藝沒有SRAM FPGA高，可容納的邏輯資源也沒有SRAM FPGA多，制造成本更高，所以目前常用的還是SRAM FPGA，只有在一些低功耗、快速啟動、安全高的情況下才會用到Actel Flash FPGA，也就是：每個產(chǎn)品各有所長，好的工程師不是一味的追求前沿牛逼技術(shù)，而是合理整合資源，取長補短，讓系統(tǒng)更優(yōu)。下面匯總各個FPGA的功耗估算分析工具，作橫向?qū)Ρ群蛯W習，并有所思有悟，指導我們以后產(chǎn)品的設(shè)計。

2EDA自帶的功耗估算分析工具

各個廠商都會有自帶的EDA設(shè)計工具，既然FPGA是他們做的，那么他們當然對自己的FPGA內(nèi)部結(jié)構(gòu)更清楚，也一定有很多對應(yīng)的設(shè)計工具，功耗估算工具自然不在話下。這也是我們學習中常用的一種思路：從源頭去找解決的方法是最快最高效的學習思路。

①Altera

Altera廠商提供2種功耗估算工具：一種是Excel-based功耗計算器，用于設(shè)計前期的初步估算，參數(shù)手動輸入或者由Project導出文件導入；另一種是基于仿真的功耗估算器（simulation-based），是設(shè)計并仿真完成使用，對工程設(shè)計提供了一個準確的功耗估算方法。

其中，基于Excel-based功耗計算器的PPE功耗估算器如下圖，詳細使用方法可查看對應(yīng)的用戶手冊。

而基于仿真的功耗估算器（simulation-based），需要導入門級仿真生成的VCD文件作為PowerPlay Power Analyzer的輸入文件后輸出功耗估算報告，報告圖界面如下圖：

②Xilinx

Xilinx廠商也提供相似的2種功耗估算工具：一種是簡單的速查Excel估算工具XPE，針對設(shè)計初期的功耗進行估算，參數(shù)手動輸入或由Project導出文件導入；另一種是ISE或Vivado下專用功耗分析工具XPower，針對設(shè)計完成后輸出詳細的功耗報告。

其中，速查Excel估算工具XPE界面如下圖，詳細使用方法可查看對應(yīng)的用戶手冊。

專用的功耗分析工具XPower在Vivado下的界面如下圖：

③Actel

Actel FPGA生產(chǎn)商也提供了和其它廠商相似的功耗估算工具：一種是簡單的Excel工具PolarFire Power Estimator，也是用于設(shè)計前期的功耗初步估算；另一種就是LiberoSOC軟件自帶的功耗分析工具，用于設(shè)計完成后的詳細分析及優(yōu)化。

其中，PolarFire Power Estimator界面如下圖，詳細使用方法可查看對應(yīng)的用戶手冊。

LiberoSOC軟件自帶的功耗分析工具界面如下圖：

3CPU功耗估算

有人會問：FPGA中有這么好用的功耗估算分析工具，那CPU了？同樣的道理，我們使用的CPU應(yīng)該都有對應(yīng)的功耗估算工具供我們設(shè)計時使用分析功耗，通過找對應(yīng)的生產(chǎn)商肯定可以找到對應(yīng)的設(shè)計分析工具。因為在ZYNQ中不僅有FPGA邏輯PL部分，還有ARM屬于CPU部分，所以，Xilinx也提供了對ZYNQ中PS的功耗估算，XPE中對應(yīng)的界面如下圖。

4FPGA功耗設(shè)計步驟

a. 首當其沖，當然是設(shè)計一個好的系統(tǒng)架構(gòu)，好的系統(tǒng)架構(gòu)，好的內(nèi)部模塊劃分就是系統(tǒng)成功了一半，因為FPGA非常注重結(jié)構(gòu)，好的結(jié)構(gòu)會帶來好的時序，資源使用更合理，功耗自然就低；

b. 接著，規(guī)劃好整個系統(tǒng)的時鐘資源，因為FPGA的功耗主要來源于動態(tài)功耗，而動態(tài)功耗又直接由時鐘決定，所以好的時鐘規(guī)劃，時鐘數(shù)盡可能少、時鐘頻率盡可能低，功耗自然會低；

c. 然后，規(guī)劃合理的IO的標準，特別要把一些未用的IO設(shè)為高阻，剛開始接觸FPGA時不懂，把所有IO沒有關(guān)，就一個簡單的計數(shù)器工程都讓片子發(fā)燙，后來把IO設(shè)為高阻就好了；

d. 最后，就是工程設(shè)計中的一些技巧：用好EDA工具的低功耗綜合配置、多使用時鐘使能信號、需要情況下謹慎使用門控時鐘、優(yōu)化設(shè)計中的各個模塊實現(xiàn)方式等。

在這里，特別要借助功耗估算分析對設(shè)計前期進行功耗評估，對設(shè)計后期進行功耗優(yōu)化。

5總結(jié)

FPGA產(chǎn)品設(shè)計中離不開功耗的估算，用好EDA下的工具會讓我們事半功倍，而且如果你夠細心，你會發(fā)現(xiàn)：1.各個廠商的FPGA估算途徑都相似；2.Xilinx的ZYNQ加入了對CPU的功耗估算；3.使用Excel來對產(chǎn)品前期進行功耗估算，需要你對FPGA內(nèi)部資源足夠熟練，所以其實優(yōu)化功耗好的同時，也幫你在優(yōu)化資源，把控整個系統(tǒng)，多看看PPE、XPE和PolarFire Power Estimator功耗估算Excel工具，對你了解FPGA內(nèi)部結(jié)構(gòu)和系統(tǒng)幫助甚大，是了解FPGA內(nèi)部組成的一條好的捷徑。

來源：本文轉(zhuǎn)載自FPGA2嵌入式公眾號