本文主要講解的是FPGA高速收發(fā)器的來源,著重從三個方面解析,可能部分理解會存在有錯誤,想要不一致的可以來評論區(qū)交流哦。
01回顧其余接口
首先應該了解這種接口出現的原因,為什么會有這種接口出現,就拿ADC芯片的接口舉例吧。
下圖是ad7606芯片的串行數據傳輸模式的時序圖,像這種采樣率較低,一般小于1MHz。一般使用spi這種低速接口即可,也是出現比較早的接口。
圖1 ad7606時序圖
下圖ad9226的時序圖,接口包含一根時鐘線CLOCK和一組數據線DATA OUT,每個時鐘傳輸一個數據,時鐘頻率最大可以達到65MHz。
圖2 ad9226時序圖
之后ADC芯片的采樣率進一步提升,高于100MHz,為了提高數據傳輸的穩(wěn)定性,將時鐘和數據都變?yōu)?strong>差分信號,增加抗干擾能力。如下圖是ads4225的LVDS接口時序圖。
圖3 ADS4225的LVDS接口時序圖
上述ad9226和ads4225的LVDS并行接口,時鐘線和數據線都要保證等長。
舉個例子,如下圖所示,在時鐘上升沿采集data的數據,由于data數據線并沒有嚴格等長,data[2]的線比較短,第二個時鐘上升沿之后一段時間就傳輸到FPGA的端口寄存器了,data[4]的走線比較長,第三個時鐘上升沿之后都沒有傳輸到FPGA的端口寄存器,那么在clk第三個時鐘上升沿會采集到錯誤數據。這就是為什么數據線和時鐘線均要做等長的原因。
這種少數走線差別可以通過FPGA的input delay進行約束,需要計算每根線的PCB走線延遲,輸出寄存器延時等等,會比較麻煩,并且不能對代碼進行移植,所以對于這種并行傳輸的接口在設計PCB時數據線和時鐘線必須做等長處理。
圖4 并行數據傳輸
但LVDS的數據線和時鐘線都是差分信號,導致數據線很多,等長處理很麻煩,但是還能有效果。比如時鐘頻率200MHz,那么數據只要在5ns之內能夠穩(wěn)定傳輸到輸入寄存器也沒有問題,即使每根走線之間有點差距,也問題不大。
但如果時鐘頻率繼續(xù)增加,就要求增加走線等長的精度。當數據傳輸速率大于2Gbps時,時鐘周期小于0.5ns,此時即使微小的等長差距也會引發(fā)錯誤,甚至無法完成這樣的PCB布線。
在這種傳輸速率下,并行接口將不再合適,進而推出了高速串行接口。
高速串行接口取消了時鐘線,只有一對差分數據線,接收端通過CDR技術從串行數據中恢復時鐘信號,之后將數據與時鐘同步給用戶。像PCIE、JE204B接口均是高速串行接口。
使用串行接口就可以避免時鐘同步和多位寬數據等長問題,但是對于恢復時鐘和數據接收難度就增大了,發(fā)展到如今,高速串行接口也已經很成熟了。
02FPGA中其余接口
FPGA內部包含普通bank和gt bank兩種,后者就是高速收發(fā)器所在bank。xilinx的芯片根據架構不同,包含不同類型的bank,其中A7只有HR bank,而K7除此之外還包含HP bank。下文將展示這些普通bank能夠達到的數據傳輸速率。
如下圖所示,以K7為例,平常使用芯片速度等級大多為-2,因此以-2舉例。HP和HR bank的單沿數據傳輸速率均可以達到710Mb/s。
圖5 接口性能
對于K7的DDR3硬核數據收發(fā)速率基本可以達到1600Mb/s以上,如下圖所示。
圖6 K7內存接口IP的最大物理接口速率
下圖是A7的DDR控制器的數據收發(fā)速率,一般在800Mb/s左右,是K7速率的一半。
圖7 A7內存接口IP的最大物理接口速率
由上述可知,除了DDR硬核控制器之外,HP和HR bank的ISERDES和OSERDES即使能夠實現單沿并行數據與雙沿串行數據的轉換,但是數據傳輸的速率依舊不是很高。如果要應對高速ADC和PCIE這些接口,顯然速率不夠。
03Gigabyte Transceiver
基于上述原因,xilinx就推出了Gigabyte Transceiver。Xilinx 7系列的FPGA支持的GT一共有四種,分別為:GTP,GTX,GTH,GTZ,區(qū)別在于線速率不同。
其中GTP被用于A7系列,GTX通常被用于K7系列,GTH一般被用于V7系列,GTZ被用于少數V7系列。
GTP線速率可以達到6.6Gb/s,具體速率與芯片的速度等級有關,如下表所示,速度等級為-2的芯片線速率可以達到6.6Gb/s。
圖8 GTP速率
GTX線速率可以達到12.5Gb/s,我用的芯片型號為xc7z030ffg676-2,因此速率可以達到10.3125Gb/s,可以實現萬兆網傳輸。從下圖知最大速率與QPLL和CPLL也有關,當線速率大于5.93GHz時使用QPLL。
圖9 GTX速率
GTH線速率可以達到13.1Gb/s,如下圖所示,GTZ線速率可以達到28.05Gb/s,暫時沒有找到其數據手冊。
圖10 GTH速率
關于GT收發(fā)器出現背景以及HP、HR bank、高速收發(fā)器的速率就講解到這里吧。
來源:本文轉載自數字站公眾號
-
FPGA
+關注
關注
1629文章
21729瀏覽量
602966 -
收發(fā)器
+關注
關注
10文章
3424瀏覽量
105959 -
接口
+關注
關注
33文章
8575瀏覽量
151014 -
adc
+關注
關注
98文章
6495瀏覽量
544448
原文標題:FPGA高速收發(fā)器的來源
文章出處:【微信號:FPGA研究院,微信公眾號:FPGA研究院】歡迎添加關注!文章轉載請注明出處。
發(fā)布評論請先 登錄
相關推薦
評論