FPGA是“可重構邏輯”器件。先制造的芯片，再次設計時“重新配置”。

ASIC 不需要“重新配置”。你先設計，把它交給代工廠，然后制造芯片。

現(xiàn)在讓我們看看這些芯片的結構是什么樣的，以及它們的不同之處。

● 邏輯單元：FPGA的基礎模塊

這是最小的邏輯塊。LUT 充當組合邏輯。在DFF的幫助下，可以形成時序邏輯。

它可以構建邏輯門、多路復用器、編碼器、加法器;任何真值表都可以作為布爾表達式存儲在 LUT 中。

一個 LUT 可以保存有限數(shù)量的數(shù)據(jù)。邏輯單元的 LUT 也是有限的。

具有許多項的布爾表達式需要更多的內(nèi)存空間，工具在布局布線的時候會將剩余項放入另一個邏輯單元中。這就需要在兩個邏輯單元之間有路由信號。

● FPGA路由信號

白線是從一個邏輯單元路由到另一個邏輯單元的信號。可以想象如果實現(xiàn)更大邏輯時候這個導線長度會增加多大。這增加了額外的延遲，降低了時鐘頻率，消耗了更多的面積和功耗。

所有這一切都只是為了“重構”。

即使設計不需要其他單元或路由信號，它們?nèi)匀淮嬖谟贔PGA芯片路由區(qū)域和靜態(tài)功率中，從而降低了效率。

● 標準單元：ASIC的構建模塊

標準單元庫可以具有小至 NAND 門的組件和 IP，例如加法器、FF、BRAM、多路復用器等。

所有標準單元庫都針對面積和功率進行了優(yōu)化。

● ASIC布局：

單個單元彼此緊密連接，形成更大的邏輯功能。位置也針對信號傳播進行了優(yōu)化。與FPGA相比，ASIC沒有不必要的邏輯和路由開銷。這樣可以節(jié)省更少的面積和功率。還可以實現(xiàn)更快的時鐘。

以上這些ASIC會比FPGA具有更高的效率。