半導(dǎo)體IP領(lǐng)域的先鋒企業(yè)Alphawave Semi近日宣布了一項(xiàng)重大技術(shù)突破，成功推出了業(yè)界首款基于最新UCIe（Universal Chiplet Interconnect Express）標(biāo)準(zhǔn)的3nm Die-to-Die（D2D）多協(xié)議子系統(tǒng)IP。這一里程碑式的成果不僅標(biāo)志著半導(dǎo)體互連技術(shù)的又一次飛躍，還通過(guò)深度融合臺(tái)積電的Chip-on-Wafer-on-Substrate（CoWoS）先進(jìn)封裝技術(shù)，為超大規(guī)模數(shù)據(jù)處理、高性能計(jì)算（HPC）及人工智能（AI）等前沿領(lǐng)域帶來(lái)了前所未有的性能提升。

這款專(zhuān)為高性能需求設(shè)計(jì)的子系統(tǒng)IP，是Alphawave與臺(tái)積電緊密合作的結(jié)晶。它充分利用了臺(tái)積電CoWoS 2.5D硅中介層封裝技術(shù)的優(yōu)勢(shì)，實(shí)現(xiàn)了前所未有的8 Tbps/mm帶寬密度，以及高達(dá)24 Gbps的D2D數(shù)據(jù)傳輸速率，為數(shù)據(jù)密集型應(yīng)用提供了前所未有的高效通道。

該子系統(tǒng)IP集成了完整的PHY（物理層）和控制器，構(gòu)成了一個(gè)高度集成且可靈活配置的解決方案。這一設(shè)計(jì)不僅極大簡(jiǎn)化了系統(tǒng)設(shè)計(jì)的I/O復(fù)雜度，還通過(guò)優(yōu)化功耗和降低延遲，為用戶(hù)帶來(lái)了更加高效、可靠的性能體驗(yàn)。對(duì)于追求極致性能和效率的數(shù)據(jù)中心、超級(jí)計(jì)算機(jī)以及AI加速平臺(tái)而言，這無(wú)疑是一項(xiàng)革命性的技術(shù)突破。

Alphawave Semi的這一創(chuàng)新成果，不僅展示了其在半導(dǎo)體IP領(lǐng)域的深厚積累和技術(shù)實(shí)力，也為整個(gè)半導(dǎo)體行業(yè)樹(shù)立了新的標(biāo)桿。隨著云計(jì)算、大數(shù)據(jù)、人工智能等技術(shù)的蓬勃發(fā)展，對(duì)高性能計(jì)算能力的需求日益增長(zhǎng)。Alphawave Semi與臺(tái)積電攜手推出的這款3nm UCIe IP，無(wú)疑將為這些領(lǐng)域的快速發(fā)展提供強(qiáng)有力的技術(shù)支撐。