賽靈思 All Programmable FPGA 和 SoC 針對(duì)一系列計(jì)算密集型工作負(fù)載提供最高效、最具成本效益、時(shí)延最低、最具設(shè)計(jì)靈活性并且滿足未來(lái)需求的計(jì)算平臺(tái)。

點(diǎn)擊“閱讀原文”，可下載完整的中文版 WP492

未來(lái)系統(tǒng)（例如云數(shù)據(jù)中心 [DC] 和自動(dòng)駕駛汽車(chē)）需要在計(jì)算能力上大幅改進(jìn)，以支持不斷增多的工作負(fù)載以及不斷演進(jìn)的底層算法 [ 參考資料 1]。例如，大數(shù)據(jù)分析、機(jī)器學(xué)習(xí)、視覺(jué)處理、基因組以及高級(jí)駕駛員輔助系統(tǒng) (ADAS) 傳感器融合工作負(fù)載都在促使計(jì)算性能能以低成本、高效的方式實(shí)現(xiàn)提升，并且超出現(xiàn)有系統(tǒng)（例如 x86 系統(tǒng)）的極限。

系統(tǒng)架構(gòu)師正在尋找能滿足要求的新計(jì)算平臺(tái)。該平臺(tái)需要足夠靈活，以便集成到現(xiàn)有的架構(gòu)中 , 并支持各種工作負(fù)載及其不斷演進(jìn)的算法。此外，這些系統(tǒng)很多還必須提供確定性的低時(shí)延性能，以支持實(shí)時(shí)系統(tǒng)（例如自動(dòng)駕駛汽車(chē)）所需的快速響應(yīng)時(shí)間。

圖形處理單元 (GPU) 廠商非常積極地將 GPU 定位成新時(shí)代計(jì)算平臺(tái)的最佳之選，主要依據(jù)其在機(jī)器學(xué)習(xí)訓(xùn)練的高性能計(jì)算 (HPC) 領(lǐng)域取得的成功。在此過(guò)程中，GPU 廠商針對(duì)機(jī)器學(xué)習(xí)推斷工作負(fù)載修改了他們的架構(gòu)。

然而，GPU 廠商還是忽視了基本的 GPU 架構(gòu)的局限性。這些局限性會(huì)嚴(yán)重影響 GPU 以高效、低成本方式提供必要的系統(tǒng)級(jí)計(jì)算性能的能力。例如，在云端 DC 系統(tǒng)中，對(duì)工作負(fù)載的需求在一天內(nèi)會(huì)發(fā)生很大變化。此外，這些工作負(fù)載的底層算法也會(huì)發(fā)生快節(jié)奏變化。GPU 架構(gòu)的局限性會(huì)阻止很多今天的工作負(fù)載和明天形成的工作負(fù)載映射到 GPU，導(dǎo)致硬件閑置或低效。本白皮書(shū)的“GPU 架構(gòu)的局限性”部分對(duì)這些局限性進(jìn)行了更詳細(xì)介紹。

相反，賽靈思 FPGA 和 SoC 具有眾多關(guān)鍵屬性，使它們非常適合解決未來(lái)系統(tǒng)要求所提出的種種挑戰(zhàn)。

本白皮書(shū)的“賽靈思 FPGA 和 SoC 的獨(dú)特優(yōu)勢(shì)”章節(jié)介紹了賽靈思架構(gòu)的優(yōu)勢(shì)，并與 GPU 架構(gòu)及其局限性進(jìn)行對(duì)比。

GPU 的起源和目標(biāo)工作負(fù)載

GPU 架構(gòu)的局限性

● SIMT ALU 陣列

●離散數(shù)據(jù)類(lèi)型精度支持

●嚴(yán)格的存儲(chǔ)器層級(jí)和軟件定義數(shù)據(jù)類(lèi)型

●有限的 I/O 選項(xiàng)

●片上存儲(chǔ)器資源

●功耗及功能安全性

Xilinx FPGA 的起源

Xilinx FPGA/SoC 的獨(dú)特優(yōu)勢(shì)

●計(jì)算能力

●效率與功耗

●全可編程的靈活性

●任意互聯(lián)的 I/O 靈活性

●片上存儲(chǔ)器

●功能安全性

點(diǎn)擊“閱讀原文”，可下載完整的中文版 WP492