OrCAD PSpice A/D和高級(jí)分析技術(shù)(A/A)結(jié)合了業(yè)界先進(jìn)的模擬、模數(shù)混合信號(hào)以及分析工具,以提供一個(gè)完整的電路仿真和驗(yàn)證解決方案。
PSpice嘗試使用機(jī)器資源的優(yōu)化數(shù)量來(lái)提供高效性能。這由選項(xiàng)THREADS控制,
“THREADS=0”是默認(rèn)值,這意味著線(xiàn)程數(shù)由PSpice確定。
PSpice根據(jù)以下因素創(chuàng)建默認(rèn)數(shù)量的模擬線(xiàn)程:
器件計(jì)數(shù):如果器件計(jì)數(shù)過(guò)低,則創(chuàng)建額外線(xiàn)程沒(méi)有幫助。大約每10個(gè)器件創(chuàng)建1個(gè)線(xiàn)程。
系統(tǒng)上的內(nèi)核數(shù):模擬線(xiàn)程數(shù)不超過(guò)邏輯處理器數(shù)。
PSpice在內(nèi)部為每個(gè)器件提供一個(gè)數(shù)字。例如,電阻為0.5,而B(niǎo)SIM mosfet可能為1.5。這是基于該器件模型的計(jì)算復(fù)雜性。核心數(shù)量取決于加權(quán)器件計(jì)數(shù)。例如,如果器件數(shù)量為200個(gè),但都是電阻器,那么與200個(gè)MOSFET相比,pspice將使用更少的芯。
當(dāng)器件計(jì)數(shù)較少時(shí),由于額外的線(xiàn)程創(chuàng)建和調(diào)度時(shí)間,增加線(xiàn)程會(huì)使性能更差,而減少的器件加載時(shí)間并不能補(bǔ)償額外的線(xiàn)程創(chuàng)建和調(diào)度時(shí)間。因此,它不應(yīng)用于器件少的電路。
注:此選項(xiàng)將模擬瞬態(tài)模擬的每個(gè)時(shí)間步的計(jì)算并行化。參數(shù)掃描、蒙特卡羅和數(shù)字器件模擬的不同運(yùn)行沒(méi)有并行化。
如果你為線(xiàn)程指定了一個(gè)非零值,PSpice會(huì)接受這個(gè)值,并創(chuàng)建指定數(shù)量的線(xiàn)程。
例如:THREADS=1表示創(chuàng)建了單個(gè)線(xiàn)程。
現(xiàn)在,您可以在中轉(zhuǎn)儲(chǔ)線(xiàn)程使用情況。通過(guò)在中添加帳戶(hù)來(lái)輸出文件。選項(xiàng)行輸入.cir文件,以查看正在使用的線(xiàn)程數(shù)。將其與計(jì)算機(jī)上可用的邏輯處理器數(shù)量進(jìn)行比較。如果您認(rèn)為增加線(xiàn)程數(shù)會(huì)有所幫助,請(qǐng)?jiān)谠O(shè)置中增加它,然后查看模擬速度是否會(huì)增加。
總結(jié):建議將THREADS=0(默認(rèn)值),并讓系統(tǒng)確定值。當(dāng)然也可以根據(jù)實(shí)際情況添加分析線(xiàn)程。
-
混合信號(hào)
+關(guān)注
關(guān)注
0文章
472瀏覽量
64949 -
仿真
+關(guān)注
關(guān)注
50文章
4070瀏覽量
133551 -
PSPICE
+關(guān)注
關(guān)注
18文章
228瀏覽量
71707 -
orcad
+關(guān)注
關(guān)注
27文章
297瀏覽量
117404
原文標(biāo)題:【技術(shù)指南】如何提升Pspice仿真速度?
文章出處:【微信號(hào):封裝與高速技術(shù)前沿,微信公眾號(hào):封裝與高速技術(shù)前沿】歡迎添加關(guān)注!文章轉(zhuǎn)載請(qǐng)注明出處。
發(fā)布評(píng)論請(qǐng)先 登錄
相關(guān)推薦
評(píng)論