RM新时代网站-首页

0
  • 聊天消息
  • 系統(tǒng)消息
  • 評論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

邏輯布線鎖定 用FPGA實現(xiàn)TDC時的邏輯鎖定和布線鎖定

XL FPGA技術(shù)交流 ? 2024-10-15 11:31 ? 次閱讀

在激光雷達(dá)中,使用FPGA實現(xiàn)TDC時需要手動約束進(jìn)位鏈的位置。這里簡單記錄下。

Efinity從2022.1開始支持邏輯鎖定,從2022.2開始支持邏輯和布線鎖定。當(dāng)然鎖定布線時也要鎖定相應(yīng)的邏輯

因為手動約束是處于開發(fā)階段,Efinity 2022.1,2022.2,2023.1中需要使用.ini文件

在outflow下會生成一個.qplace文件。用于指示布線的各個原語資源的分布位置 。

30e94082-8a89-11ef-a79e-92fbcf53809c.png

它的內(nèi)容主是

是原語的單元名

表示水平位置,對應(yīng)floorplan.

表示垂直位置 ,對應(yīng)floorplan.

表示子塊的位置 。目前只DSP24和DSP12可以有子塊。在一個block可以指定多個字塊。

是給block的一個編號,從0開始往下排。

30f98366-8a89-11ef-a79e-92fbcf53809c.png

鎖定過程如下[老的方法]:

stp1:并把outflow下面的.qplace文件得到到工程目錄下(可以修改名字也可以不修改,假如我們修改為carrychain.qplace)。把該qplace文件中想要鎖定的block保留,其余可以刪除。

stp2:在工程目錄下建一個efx_pnr_settings.ini文件 。

stp3:在efx_pnr_settings.ini文件中輸入

fix_pins=carrychain_prj.qplace

stp4:重新編譯。

以加法進(jìn)位鏈為例 ,上面我們生成了一個4級的加法進(jìn)位鏈。具體約束在哪個位置可以在floorplan中確認(rèn)位置 。

比如這里我們把它的位置約束到第8列。看下面的語句,第二行是進(jìn)位鏈的輸入位置用于進(jìn)入進(jìn)位鏈,第3,4,5,6依次約束進(jìn)位鏈的carry_tap[0][x]~FF即可。

之前也有一個疑問是是否應(yīng)該約束加法器,但是資源列表中并沒有相應(yīng)的資源,而且經(jīng)過分析也認(rèn)為只需要約束寄存器即可。

#block name x y subblk block number#---------- -- -- ------ ------------carry_tap[0][0]~FF  8 3 0 #0carry_tap[0][1]~FF  8 4 0 #1carry_tap[0][2]~FF  8 5 0 #2carry_tap[0][3]~FF  8 6 0 #3tdc[0].carry_chain_inst/CHAIN_GEN[0].genblk1.EFX_ADD_inst 8 2 0 #2605

約束的效果如下:

3120e816-8a89-11ef-a79e-92fbcf53809c.png

邏輯鎖定【新的方法】

(1)在工程目錄下新建一個efx_pnr_settings.ini文件,并輸入dump_placeloc = on,編譯;在在outflow文件夾下生成一個<工程名>.out.placeloc文件。

(2)新建文件my_logicloc.placeloc(文件名可以自己定義),把<工程名>.out.placeloc內(nèi)部想要鎖定的信息復(fù)制到my_logicloc.placeloc,下面是以進(jìn)位鏈為例進(jìn)行說明

3140fa2a-8a89-11ef-a79e-92fbcf53809c.png

(3)重新編譯,然后打開floorplan查看,這里我們把進(jìn)位鏈鎖在第2列。

316b7a84-8a89-11ef-a79e-92fbcf53809c.png

走線鎖定

從v2022.2開始,截止到2024.1目前走線鎖定只適用于鈦金系列FPGA。

布線的鎖定是要和邏輯鎖定一起使用的。

(1)確認(rèn)自己想要約束的路徑

我們從程序上找一條路徑,從send_en_r_lock信號到lvds_tx_TX_DATA[0]

易靈思推薦使用統(tǒng)一的名字對需要鎖定的信號進(jìn)行命名,比如netname_LOCKED,可以方便我們在模版文件中快速定位這些信號。并使用(**syn_keep = “true"*)屬性防止信號被優(yōu)化。當(dāng)然名字是可以任意的,只要能區(qū)別清楚都是可以的。

31ae02dc-8a89-11ef-a79e-92fbcf53809c.png

這個鏈路的src是send_en_r_lock,des寄存器是lvds_tx_TX_DATA[0],中間經(jīng)過的路徑是send_en_r_lock和w_pos_send_lock。這兩條路徑在.rcf.template中都能找到。

31b8d1da-8a89-11ef-a79e-92fbcf53809c.png

(2)在工程目錄下新建一個efx_pnr_settings.ini文件,并輸入

dump_placeloc = ongenerate_rcf_template = on

編譯之后。在在outflow文件夾下生成一個.out.placeloc和.out.rcf文件。這兩個文件分別對應(yīng)布局和布線信息。還有.troutingtraces和.rcf_reference.troutingtraces

(2)把這三個文件拷備出來,比如放到工程目錄下。

目前的現(xiàn)象是troutingtraces文件如果不修改名字會每次編譯時被清除

(3)把你希望約束的cells和nets復(fù)制到自己的.placeloc和.rcf文件中。這里我們命名為my_route.rcf和my_logic.palceloc

在my_rout.rcf文件中添加了下面的語句 ,要注意自己的rcf文件中不能指定outflow文件夾下面的.troutingtraces文件 。該語句從.rcf.template中可以換到

31e2442a-8a89-11ef-a79e-92fbcf53809c.png

在my_logic.placeloc中添加了要鎖定的起始和結(jié)束位置

320761ec-8a89-11ef-a79e-92fbcf53809c.png

(4)并把自己的文件添加到.ini文件中。

loc_assignment = /.placeloc
rcf_file = /.rcf

efx_pnr_settings.ini文件中內(nèi)部如下:

322c77c0-8a89-11ef-a79e-92fbcf53809c.png

編譯之后查看路徑延時

% report_path -from send_en_r_lock~FF -to lvds_tx_TX_DATA[0]~FF|D

324a27fc-8a89-11ef-a79e-92fbcf53809c.png

當(dāng)把把程序屏蔽一部分之后走線延時能確定下來(在沒有完整的使用該功能之前編譯延時是會變化的):

32723a76-8a89-11ef-a79e-92fbcf53809c.png

329a0fba-8a89-11ef-a79e-92fbcf53809c.png

測試程序如下:

32addfe0-8a89-11ef-a79e-92fbcf53809c.png

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請聯(lián)系本站處理。 舉報投訴
  • FPGA
    +關(guān)注

    關(guān)注

    1629

    文章

    21729

    瀏覽量

    602977
  • 布線
    +關(guān)注

    關(guān)注

    9

    文章

    771

    瀏覽量

    84322
  • TDC
    TDC
    +關(guān)注

    關(guān)注

    0

    文章

    37

    瀏覽量

    13776
  • 易靈思
    +關(guān)注

    關(guān)注

    5

    文章

    46

    瀏覽量

    4862
收藏 人收藏

    評論

    相關(guān)推薦

    基于DSP技術(shù)實現(xiàn)數(shù)字鎖定放大器的設(shè)計和應(yīng)用分析

    調(diào)制技術(shù)向激光二極管注入正弦波電流進(jìn)行頻率調(diào)制,調(diào)制頻率的倍頻信號作為參考信號,鎖定放大器鎖定所關(guān)心的二次諧波信號,采用DSP設(shè)計的鎖定
    發(fā)表于 07-31 14:52 ?1866次閱讀
    基于DSP技術(shù)<b class='flag-5'>實現(xiàn)</b>數(shù)字<b class='flag-5'>鎖定</b>放大器的設(shè)計和應(yīng)用分析

    ad 自動布線 如何鎖定GND 讓其他的自動布線

    我吧期間擺放完了, 想自動布線: 我自己手動畫好了 VCC, GND 想最后用覆銅, 其他線準(zhǔn)備用自動布線。發(fā)現(xiàn)自動布線只能鎖定已經(jīng)畫好的, 沒畫的GND不能
    發(fā)表于 08-19 08:51

    快速解決ADF5356頻率鎖定

    最近使用ADF5356 | 小數(shù)N分頻鎖相環(huán) (PLL)實現(xiàn)信號源,FPGA控話制SPI,始終不能鎖定,初始化配置899MHZ沒問題,但是更改N,F值不能鎖定,按照手冊更改各種參數(shù)和配
    發(fā)表于 11-18 20:47

    請問Altium中pcb板手動布線鎖定后該怎么解除鎖定

    pcb板手動布線鎖定以后怎么解除鎖定
    發(fā)表于 07-04 05:35

    基于Altera系列器件的邏輯鎖定方法學(xué)在FPGA設(shè)計中的應(yīng)

    Altera 公司出品系列器件所用設(shè)計軟件――Quartus®II,提供了一種其獨有的優(yōu)化方法:邏輯鎖定(LogicLock)。本文介紹了一種在實際工程中應(yīng)用邏輯鎖定的方法,并
    發(fā)表于 09-03 08:39 ?11次下載

    相序鎖定電路

    相序鎖定電路
    發(fā)表于 02-17 20:28 ?844次閱讀
    相序<b class='flag-5'>鎖定</b>電路

    800Hz單音鎖定鎖定式火警電路圖

    800Hz單音鎖定鎖定式火警電路圖
    的頭像 發(fā)表于 06-10 08:57 ?1898次閱讀
    800Hz單音<b class='flag-5'>鎖定</b>式<b class='flag-5'>鎖定</b>式火警電路圖

    CD4066B的鎖定觸摸開關(guān)

    CD4066B的鎖定觸摸開關(guān) 當(dāng)
    發(fā)表于 10-09 16:30 ?1584次閱讀
    <b class='flag-5'>用</b>CD4066B的<b class='flag-5'>鎖定</b>觸摸開關(guān)

    LogicLock邏輯鎖定簡介

    LogicLock邏輯鎖定簡介 本節(jié)介紹Quartus的一個工具LogicLock,會在后面的實例里面介紹LogicLock的具體使用。 邏輯鎖定方法學(xué)
    發(fā)表于 02-08 14:39 ?2194次閱讀

    基于MATLAB仿真的鎖定放大器的研究

    研究了鎖定放大器的實現(xiàn)原理, 并根據(jù)該原理 MATLAB的 SIMULINK工具箱對鎖定放大器進(jìn)行了建模和仿真。仿真結(jié)果表明 鎖定放大
    發(fā)表于 07-08 16:31 ?28次下載

    如何在Vivado中實現(xiàn)邏輯鎖定和增量編譯工程實例說明

    本文針對Vivado中實現(xiàn)邏輯鎖定和增量編譯進(jìn)行的工程實例介紹,文中有對應(yīng)工程的下載地址。友情提示:(1)增量編譯只允許修改當(dāng)前工程不超過5%的時候才有效,一般應(yīng)用于較大工程添加修改
    的頭像 發(fā)表于 07-06 10:32 ?7109次閱讀
    如何在Vivado中<b class='flag-5'>實現(xiàn)</b><b class='flag-5'>邏輯</b><b class='flag-5'>鎖定</b>和增量編譯工程實例說明

    Quartus中的邏輯鎖定與增量編譯

    邏輯鎖定功能可以將FPGA中的代碼模塊在固定區(qū)域實現(xiàn),優(yōu)化時序性能,提升設(shè)計可靠性。 增量編譯功能,可以使設(shè)計更快速時序收斂,加快編譯速度。
    的頭像 發(fā)表于 05-25 11:22 ?1676次閱讀
    Quartus中的<b class='flag-5'>邏輯</b><b class='flag-5'>鎖定</b>與增量編譯

    鎖相環(huán)鎖定時間取決于哪些因素?如何加速鎖定?

    重要的參數(shù)。鎖定時間越短,PLL就能更快地響應(yīng)頻率的變化。因此,減少鎖相環(huán)鎖定時間對于實現(xiàn)高效的電路設(shè)計非常重要。 鎖相環(huán)鎖定時間取決于以下因素。 1. 濾波器:鎖相環(huán)的濾波器可以影響
    的頭像 發(fā)表于 10-30 10:51 ?2388次閱讀

    Cache內(nèi)容鎖定是什么

    鎖定”在cache中的塊在常規(guī)的cache替換操作中不會被替換,但當(dāng)通過C7控制cache中特定的塊時,比如使某特定的塊無效時,這些被“鎖定”在cache中的塊也將受到相應(yīng)的影響。
    的頭像 發(fā)表于 10-31 11:31 ?741次閱讀

    安川伺服參數(shù)鎖定了怎么解開

    安川伺服系統(tǒng)是一種廣泛應(yīng)用于工業(yè)自動化領(lǐng)域的高性能伺服驅(qū)動器和電機系統(tǒng)。在某些情況下,用戶可能會遇到伺服參數(shù)被鎖定的問題,導(dǎo)致無法修改參數(shù)。本文將詳細(xì)介紹如何解除安川伺服參數(shù)鎖定的方法,以及相關(guān)
    的頭像 發(fā)表于 06-06 12:31 ?1710次閱讀
    RM新时代网站-首页