RM新时代网站-首页

0
  • 聊天消息
  • 系統(tǒng)消息
  • 評(píng)論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會(huì)員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識(shí)你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

如何在Cadence的EMX仿真中精準(zhǔn)設(shè)置長邊PORT

射頻學(xué)堂 ? 來源:慧智微電子 ? 2024-10-23 10:27 ? 次閱讀

以下文章來源于慧智微電子,作者小慧

01

如何在Cadence的EMX仿真中精準(zhǔn)設(shè)置長邊PORT?

Q:請(qǐng)問在Cadence的EMX仿真里,如果需要在一個(gè)較長的邊打PORT,需要怎么設(shè)置會(huì)仿真比較精準(zhǔn)?像這樣子直接吸附一個(gè)上去可以嗎?

79754c5e-909e-11ef-a511-92fbcf53809c.png

A:你這不是label嗎?

Q:對(duì),就是打label然后跑EMX。

A:是不是搞個(gè)傳輸線跑一下看看行不行就知道了。

A:可以,最好打到邊沿,沒達(dá)到邊沿會(huì)自動(dòng)選個(gè)最近的邊沿。

Q:好的,謝謝大佬。

A:不過你可以估一下這個(gè)邊沿的長度和波長的關(guān)系。

Q:好的(????????)??????,不過這個(gè)頻率下對(duì)應(yīng)波長有5mm,應(yīng)該不太會(huì)影響。

A:嗯嗯,這種2.5D的電磁好像要注意一下如果有長邊注入信號(hào)可能會(huì)不準(zhǔn),和算法的一些假設(shè)近似有關(guān)。

02

請(qǐng)問s參數(shù)可以計(jì)算穩(wěn)定性μ嗎?

Q:請(qǐng)問s參數(shù)可以計(jì)算穩(wěn)定性μ嗎?我測(cè)試得到S參數(shù)dB值。

A:可以,測(cè)試時(shí)導(dǎo)出為復(fù)數(shù)形式,然后放入maltab里面用矩陣計(jì)算。

79cdd2e8-909e-11ef-a511-92fbcf53809c.png

就按照這個(gè)計(jì)算就可以。

Q:我測(cè)試數(shù)據(jù)只有dB,是不是就沒用了。

A:你看下保存數(shù)據(jù)格式,是不是有幅度與相位,有的話應(yīng)該可以,都是從網(wǎng)分導(dǎo)出數(shù)據(jù),大不了再導(dǎo)出一次。

Q:好的,多謝大俠。

03

有關(guān)Virtuoso中變壓器EMX仿真snp文件導(dǎo)出與多圈仿真問題的討論

Q:請(qǐng)問在layout中畫好了變壓器,經(jīng)過了emx仿真,怎么導(dǎo)出snp文件,重新放進(jìn)原理圖仿真呢?在virtuoso里面。

7a132078-909e-11ef-a511-92fbcf53809c.png

A:下面不是有CREATE嗎,下面create點(diǎn)Spar生成s參數(shù)的nport,再打包成symbol就好。

Q:謝謝,再請(qǐng)教一下,如果變壓器是兩個(gè)主圈和一個(gè)次圈繞在一起的,但是emx每次只能仿真其中一個(gè)主圈和次圈的耦合結(jié)果,不能同時(shí)看兩個(gè)主圈和一個(gè)次圈的結(jié)果。這樣生成的snp文件應(yīng)該是不準(zhǔn)確的吧?忽略了另一個(gè)主圈。

A:可以參考這篇論文。

7a75e6ea-909e-11ef-a511-92fbcf53809c.png

Q:好像不一樣,我這個(gè)是兩個(gè)主圈耦合到同一個(gè)次圈上。

A:還有參考是Gang Liu 的博士畢業(yè)論文。該是常見的參考。

7ac874aa-909e-11ef-a511-92fbcf53809c.png

Q:多謝您?。?!

04

PA輸入信號(hào)EVM和ACLR良好,但EVM為何惡化?

Q:請(qǐng)教個(gè)問題:PA輸入信號(hào)EVM和ACLR都挺好,PA的增益和線性功率也很大,但是就是EVM惡化非常大,是啥原因呢?

7b32c152-909e-11ef-a511-92fbcf53809c.png

A:線性功率很大,有數(shù)據(jù)嗎?輸入輸出,PA的線性,都沒數(shù)據(jù),怎么分析呢?

A:輸出的ACLR怎樣?器件里面只有PA嗎?有沒有集成開關(guān)之類的?

Q:左面黃色是單音測(cè)的,不知道輸入。左面是PA 輸入,中間是PA 輸出信號(hào)。只有PA,集成的PA,內(nèi)部有一個(gè)SP3T開關(guān),把PA輸出引到三個(gè)不同PAD。?EVM和ACLR全部惡化很多。

A:線性度的數(shù)據(jù)除了P1dB還要OIP3呢?

Q:OIP3沒測(cè),別的廠家的PA,其他低頻段900M左右,EVM幾乎沒有惡化。

A:輸入evm是-30dB,輸出最開始是-27dB,感覺已經(jīng)有非線性出來了。可以先講輸入信號(hào)調(diào)低,從PA輸入從小到大,將PA的浴盆曲線掃描出來才能夠判斷了。

Q:找到最好的EVM?

A:一下懟非線性區(qū)不好辦。

A:1是不是輸入太大了?可以將輸入打小點(diǎn)嗎?

Q:輸入可以打小,-14dBm,其實(shí)很小了。可以繼續(xù)發(fā)更小功率,EVM可以和輸入差不多。

浴盆曲線后,是要干什么?

A:最好evm才-30dB?

粗略判斷鏈路的線性區(qū)間。

Q:我們的RFIC最好也就1%這樣。

A:輸入匹配是一樣的嗎?

Q:稍有不同,方便焊接調(diào)制信號(hào)把PA的匹配去掉了,直接接到頻譜儀,原來有幾個(gè)匹配,PA.輸出匹配不是50歐姆。

?

A:不是應(yīng)該拿信號(hào)源先測(cè)試外部PA么?直接上鏈路了?

Q:明天準(zhǔn)備,信號(hào)源單獨(dú)灌PA信號(hào),因?yàn)橹俺?.4M帶寬EVM ACLR也能達(dá)標(biāo),就沒太關(guān)注。測(cè)了1.4M的16QAM信號(hào),EVM超標(biāo)了,把問題爆扣出來了。

A:工作時(shí)就TX不切對(duì)吧?“ 集成的PA,內(nèi)部有一個(gè)SP3T開關(guān),把PA輸出引到三個(gè)不同PAD”

Q:工作時(shí)是固定的,不切換。

A:這個(gè)1.4m是容易出問題。

Q:猜測(cè)1.4M窄帶OIP3異常。這個(gè)現(xiàn)象單獨(dú)測(cè)試PA不一定有問題,畢竟PA的供應(yīng)商肯定內(nèi)部有測(cè)試過。

A:除了1.4M帶寬信號(hào),其他的帶寬信號(hào)是多少的?

Q:3M/5M/10M/15M/20M帶寬。

A:猜測(cè)1.4M窄帶OIP3異常。這個(gè)現(xiàn)象單獨(dú)測(cè)試PA不一定有問題,畢竟PA的供應(yīng)商肯定內(nèi)部有測(cè)試過。

Q:補(bǔ)充了下小功率的EVM。

7b7dcd0a-909e-11ef-a511-92fbcf53809c.png

A:需要跟你用信號(hào)源輸入信號(hào),測(cè)量PA的輸出進(jìn)行對(duì)比;16QAM信號(hào)的峰均比是多少的?我忘記了;可以用頻譜儀測(cè)量信號(hào)源輸出16QAM信號(hào)時(shí),峰值功率和平均功率的比值,那個(gè)就是峰均比了;不習(xí)慣用百分比來表示EVM,習(xí)慣用dB,線性區(qū)間只有這么點(diǎn)?

7bbdf542-909e-11ef-a511-92fbcf53809c.png

Q:單獨(dú)PA輸入,測(cè)試PA輸出,EVM達(dá)到28dbm,EVM只從輸入0.4惡化到2.2。PA輸出29dbm,EVM也只到3.37。

7bf94ca0-909e-11ef-a511-92fbcf53809c.png

7c619cba-909e-11ef-a511-92fbcf53809c.png

A:那說明PA自身沒問題,還是需要回到鏈路上面查問題了。需要排除1.4M窄帶下OIP3。和排除PA對(duì)芯片輸出的pulling之類的可能。

Q:PA的OIP3嗎?PA對(duì)芯片pulling,這個(gè)怎么能夠測(cè)試確認(rèn)呢?

A:可以分開兩個(gè)板子,一個(gè)是PA only,一個(gè)是主芯片only,PA only接信號(hào)源OK,是不是接主芯片那邊就異常了。這樣也方便接入功分器監(jiān)測(cè)PA only接主芯片時(shí),主芯片的輸出指標(biāo)。

Q:好的,謝謝。1.4M 的OIP3指的是PA本身嗎?

A:鏈路的。

Q:多謝大佬。

A:一般像類似慧智微的PA出廠時(shí)都是經(jīng)過嚴(yán)格測(cè)試過的,通常不會(huì)出問題,除非硬件上有環(huán)路自激。所以還要排除環(huán)路自激的可能。

A:感覺有點(diǎn)像環(huán)路自激,換個(gè)頻點(diǎn)試試。

Q:這倒確實(shí)是有這種可能。多謝多謝。

05

如何通過網(wǎng)分測(cè)試PA的輸出功率?

Q:各位大佬,請(qǐng)問一下,網(wǎng)分測(cè)試pa。我的網(wǎng)分輸入功率給了-40dBm,網(wǎng)分測(cè)試出來的增益是電壓的狀態(tài)下的值么(20log的結(jié)果)?比如15dB,那我想得到輸出功率,是不是需要需要把這個(gè)15dB轉(zhuǎn)化成10log的結(jié)果我這么理解對(duì)么?

A:你是想通過矢網(wǎng)測(cè)PA的輸出功率?輸入-40dBm,增益15dB,測(cè)量輸出功率-40dBm + 15=-25dBm (要準(zhǔn)確值的話,矢網(wǎng)端口要做功率校準(zhǔn))。

Q:是的,矢網(wǎng)測(cè)出來的是不是應(yīng)該是電壓表征的S參數(shù)?

A:這個(gè)是和你設(shè)置相關(guān)的;如果阻抗都設(shè)置為50Ω,就無所謂電壓和功率;如果阻抗設(shè)置的不一樣,那么就需要注意了;

7ca0ee92-909e-11ef-a511-92fbcf53809c.png

Q:因?yàn)槲蚁氲玫捷敵龉β?,如果矢網(wǎng)得到的是電壓表征的S參數(shù),那我是不是應(yīng)該換算成功率表征的S參數(shù)后再加上輸入功率,現(xiàn)在端口都是做了50Ω的匹配的。

A:那應(yīng)該沒問題吧。

Q:謝謝大佬的解答。

06

如何用網(wǎng)分測(cè)量芯片的S參數(shù)和駐波比?

Q:有大佬知道這種芯片如何用網(wǎng)分測(cè)量s參數(shù),駐波比等參數(shù)嗎?

7ccd525c-909e-11ef-a511-92fbcf53809c.png

A:要么焊接做成evb,要么做dutboard放socket里面。

Q:okok感謝感謝

A:不做測(cè)試板也可以,網(wǎng)分里邊有一個(gè)功能叫測(cè)試端口延伸。

Q:好的好的我也去了解下謝謝。

Q:他好像有這么個(gè)東西。

7d13be22-909e-11ef-a511-92fbcf53809c.png

有個(gè)公司找我們組代測(cè)試,他們工程師也不會(huì)我們的博士最近也很忙,沒人管這個(gè),所以來問問大佬們見過沒。

A:這種的射頻線接到哪里呢?

A:記不大清楚了,找根線,對(duì)線進(jìn)行開路,和短路校準(zhǔn)。

Q:圖片里這好像就是個(gè)測(cè)試座,但是不知道怎么連。

A:我見過的和你說的這種測(cè)試座類似,但是芯片引腳通過測(cè)試版會(huì)引出來個(gè)sma接口,用于連接射頻線纜進(jìn)行測(cè)試。

Q:按道理我也覺得是這樣子的,可是這個(gè)測(cè)試座,也沒有引出來的用于射頻連接的口。

A:網(wǎng)分可以校準(zhǔn)到sma接頭,再接上這個(gè)測(cè)試板,不放芯片,利用網(wǎng)分的端口延伸到socket里面的針腳上,也可以制作trl校準(zhǔn)板,這樣更準(zhǔn)確一點(diǎn)。

Q:收到收到。我看看去。

07

芯片經(jīng)歷過HTOL實(shí)驗(yàn)后能保證正常工作多少年?

Q:請(qǐng)教各位大佬,有誰知道芯片經(jīng)歷過125攝氏度1000h的HTOL實(shí)驗(yàn),能保證芯片正常工作多少年嗎?

A:國軍標(biāo)里好像有模型,按照溫度降低10℃,壽命增加一倍來算,假設(shè)正常工作溫度在55℃,使用壽命是1000h*2^7,大概14.6年。

Q:好的謝謝。請(qǐng)問下是國軍標(biāo)的哪個(gè)標(biāo)準(zhǔn)???

A:我以前看到他們演示的是離線版本,很專業(yè),只可惜沒有拿到。估計(jì)應(yīng)該是大同小異。

Q:好的,謝謝。我對(duì)比了兩種模型的仿真結(jié)果,S參數(shù)仿真結(jié)果區(qū)別不大。這兩種文件的區(qū)別,應(yīng)該廠家在測(cè)試方法上的區(qū)別。

A:看你的頻率了。

A:根據(jù)Arrhenius方程在使用溫度不同的情況下,加速因子還有活化能Ea也會(huì)有所不同,假設(shè)使用溫度55度活化能0.7eV,125攝氏度1000小時(shí),相當(dāng)於9年左右。您可以參考JESD47 和JEP122 。

A:器件物理那本書應(yīng)該有。

Q:收到,感謝各位大佬。

08

電容接地,版圖上怎么連接的呢?這里需要加微帶線嗎?

Q:問下電容接地,版圖上怎么連接的呢?這里需要加微帶線嗎?

7d4ba29c-909e-11ef-a511-92fbcf53809c.png

A:上下兩層金屬都連到bvia就行了吧,圖里看起來只連了met1。

Q:懂了,謝謝。


聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場(chǎng)。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請(qǐng)聯(lián)系本站處理。 舉報(bào)投訴
  • 變壓器
    +關(guān)注

    關(guān)注

    159

    文章

    7462

    瀏覽量

    135132
  • Cadence
    +關(guān)注

    關(guān)注

    65

    文章

    921

    瀏覽量

    142061
  • 仿真
    +關(guān)注

    關(guān)注

    50

    文章

    4070

    瀏覽量

    133551
  • EVM
    EVM
    +關(guān)注

    關(guān)注

    3

    文章

    866

    瀏覽量

    41038

原文標(biāo)題:PA輸入信號(hào)EVM和ACLR良好,但EVM為何惡化?

文章出處:【微信號(hào):射頻學(xué)堂,微信公眾號(hào):射頻學(xué)堂】歡迎添加關(guān)注!文章轉(zhuǎn)載請(qǐng)注明出處。

收藏 人收藏

    評(píng)論

    相關(guān)推薦

    X-FAB宣布采用Cadence EMX Solver電磁仿真技術(shù),加速創(chuàng)新通信和車用射頻設(shè)計(jì)

    Systems, Inc.在電磁(EM)仿真領(lǐng)域攜手展開合作。Cadence? EMX? Planar 3D Solver現(xiàn)已成功集成至X-FAB的RFIC工藝流程中,從而使X-FAB當(dāng)前及未來
    的頭像 發(fā)表于 05-26 14:49 ?2523次閱讀
    X-FAB宣布采用<b class='flag-5'>Cadence</b> <b class='flag-5'>EMX</b> Solver電磁<b class='flag-5'>仿真</b>技術(shù),加速創(chuàng)新通信和車用射頻設(shè)計(jì)

    分享PSpice AA仿真中的高級(jí)參數(shù)設(shè)置

    PSpice AA是cadence產(chǎn)品系列中原理圖仿真PSpice的高級(jí)分析工具, 它與PSpice A/D 工具實(shí)現(xiàn)協(xié)同仿真,可以改善設(shè)計(jì)性能、提高成本效益和可靠性。PSpice AA高級(jí)分析工具還可以幫助設(shè)計(jì)師自動(dòng)優(yōu)化電路性
    發(fā)表于 10-19 13:14

    Cadence仿真

    各位大神,請(qǐng)問下Cadence仿真中電容電阻一些基本元器件的IBIS模型是不是自帶的?也就是仿真時(shí)會(huì)自動(dòng)提取?需要找的只是一些復(fù)雜元器件的IBIS模型?
    發(fā)表于 01-16 21:55

    何在Cadence中搭建仿真電路去仿真擺率?

    設(shè)計(jì)的全差分運(yùn)放,如何在Cadence中搭建仿真電路去仿真【擺率】【 建立時(shí)間】【輸入共模范圍】【輸出擺幅】?還請(qǐng)做過全差分運(yùn)放的同仁,畫個(gè)草圖傳上來,單純的文字語言顯得晦澀難懂,希望
    發(fā)表于 06-24 06:39

    請(qǐng)問怎么理解cadence里面的port?

    請(qǐng)問怎么理解cadence里面的port,當(dāng)我設(shè)置完內(nèi)阻為50以后,我還有一個(gè)輸入功率和輸入峰峰值電壓第一個(gè)問題:比如我跑sp仿真,以輸入功率pin為變量,從-20到30,那么這個(gè)-2
    發(fā)表于 06-24 06:33

    cadence射頻電路在sp仿真中的gt為什么沒有發(fā)生變化?

    cadence射頻電路在sp仿真中的gt為什么沒有發(fā)生變化?
    發(fā)表于 06-25 07:31

    怎么在仿真中設(shè)置電流控制角(超前角)呢

    什么是電流控制角怎么在仿真中設(shè)置電流控制角(超前角)呢?
    發(fā)表于 09-28 06:58

    FRED在背光板仿真中的應(yīng)用

    FRED在背光板仿真中的應(yīng)用
    發(fā)表于 12-22 16:02 ?34次下載
    FRED在背光板<b class='flag-5'>仿真中</b>的應(yīng)用

    PSpice教程:PSpice仿真中收斂問題的研究

    PSpice教程:PSpice仿真中收斂問題的研究
    發(fā)表于 04-07 15:33 ?0次下載

    cadence_specctraquest仿真教程

    cadence_specctraquest仿真教程_
    發(fā)表于 02-22 16:04 ?0次下載

    何在在Vivado中使用Cadence IES模擬進(jìn)行仿真

    了解如何使用Vivado中的Cadence IES Simulator在MicroBlaze IPI設(shè)計(jì)中運(yùn)行仿真。 我們將演示如何編譯仿真庫,為IP或整個(gè)項(xiàng)目生成仿真腳本,然后運(yùn)行
    的頭像 發(fā)表于 11-23 06:23 ?6609次閱讀

    看看如何在transient仿真里面設(shè)置

    一般來說,如果用一個(gè)高精度的仿真或者好幾個(gè)獨(dú)立的仿真,是足以應(yīng)付上面的需求的。不過Cadence既然已經(jīng)給了一個(gè)很不錯(cuò)的設(shè)置功能,我們何不試試看呢?
    的頭像 發(fā)表于 08-20 17:42 ?3583次閱讀
    看看如<b class='flag-5'>何在</b>transient<b class='flag-5'>仿真</b>里面<b class='flag-5'>設(shè)置</b>吧

    Cadence推出EMX Designer,在片上無源元件綜合上提供超過10倍的性能提升

    楷登電子(美國 Cadence 公司,NASDAQ:CDNS)今日宣布推出新產(chǎn)品 Cadence EMX Designer,這是一項(xiàng)無源器件綜合和優(yōu)化技術(shù),可在幾秒鐘內(nèi)提供通過設(shè)計(jì)規(guī)則檢查(DRC
    的頭像 發(fā)表于 04-14 13:08 ?3043次閱讀

    Cadence EMX 3D Planar Solver 通過 Samsung Foundry 8nm LPP 工藝技術(shù)認(rèn)證

    標(biāo)準(zhǔn) 中國上海?,2023 年 11 月 15 日——楷登電子(美國 Cadence 公司,NASDAQ:CDNS)近日宣布,Cadence ?EMX ?3D Planar Solver 現(xiàn)已通過
    的頭像 發(fā)表于 11-15 15:55 ?975次閱讀
    <b class='flag-5'>Cadence</b> <b class='flag-5'>EMX</b> 3D Planar Solver 通過 Samsung Foundry 8nm LPP 工藝技術(shù)認(rèn)證

    借助GPT4理解仿真中競(jìng)爭(zhēng)處理的方法

    上周微信群里的一個(gè)小伙伴提到的一個(gè)關(guān)于仿真中不達(dá)預(yù)期的一個(gè)問題,其中牽涉到關(guān)于仿真中信號(hào)競(jìng)爭(zhēng)等問題。這個(gè)問題之前算是不求甚解。
    的頭像 發(fā)表于 11-25 14:23 ?589次閱讀
    借助GPT4理解<b class='flag-5'>仿真中</b>競(jìng)爭(zhēng)處理的方法
    RM新时代网站-首页