RM新时代网站-首页

0
  • 聊天消息
  • 系統(tǒng)消息
  • 評論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會員中心
創(chuàng)作中心

完善資料讓更多小伙伴認識你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

基于Nios系統(tǒng)的Avalon總線概述

DIri_ALIFPGA ? 2018-01-27 22:03 ? 次閱讀

Nios系統(tǒng)的所有外設(shè)都是通過Avalon總線與Nios CPU相接的,Avalon總線是一種協(xié)議較為簡單的片內(nèi)總線,Nios通過Avalon總線與外界進行數(shù)據(jù)交換。

Avalon總線接口分類

可分為兩類:Slave和Master。slave是一個從控接口,而master是一個主控接口。slave和master主要的區(qū)別是對于Avalon總線控制權(quán)的把握。master接口具有相接的Avalon總線控制權(quán),而slave接口是被動的。常見的Avalon的傳輸結(jié)構(gòu)有:Avalon總線從讀(slave read),Avalon總線帶一個延遲狀態(tài)從讀,Avalon總線從寫(slave write),Avalon總線帶一個延遲狀態(tài)從寫。

Avalon總線的特點有

所有外設(shè)的接口與Avalon總線時鐘同步,不需要復(fù)雜的握手/應(yīng)答機制。這樣就簡化了Avalon總 線的時序行為,而且便于集成高速外設(shè)。Avalon總線以及整個系統(tǒng)的性能可以采用標準的同步時序分析技術(shù)來評估。

所有的信號都是高電平或低電平有效,便于信號在總線中高速傳輸。在Avalon總線中,由數(shù)據(jù)選擇器(而不是三態(tài)緩沖器)決定哪個信號驅(qū)動哪個外設(shè)。因此外設(shè)即使在未被選中時也不需要將輸出置為高阻態(tài)。

為了方便外設(shè)的設(shè)計,地址、數(shù)據(jù)和控制信號使用分離的、專用的端口。外設(shè)不需要識別地址總線周期和數(shù)據(jù)總線周期,也不需要在未被選中時使輸出無效。分離的地址、數(shù)據(jù)和控制通道還簡化了與片上用戶自定義邏輯的連接 。

其他特性和約定

Avalon總線還包括許多其他特性和約定,用以支持SOPC Builder軟件自動生成系統(tǒng)、總線和外設(shè),包括:

最大4GB的地址空間——存儲器和外設(shè)可以映像到32位地址空間中的任意位置

內(nèi)置地址譯碼——Avalon總線自動產(chǎn)生所有外設(shè)的片選信號,極大地簡化了基于Avalon總線的外設(shè)的設(shè)計工作

多主設(shè)備總線結(jié)構(gòu)——Avalon總線上可以包含多個主外設(shè),并自動生成仲裁邏輯

采用向?qū)椭脩襞渲孟到y(tǒng)——SOPC Builder提供圖形化的向?qū)椭脩暨M行總線配置(添加外設(shè)、指定主/從關(guān)系、定義地址映像等)。Avalon總線結(jié)構(gòu)將根據(jù)用戶在向?qū)е休斎氲?a target="_blank">參數(shù)自動生成

動態(tài)地址對齊——如果參與傳輸?shù)碾p方總線寬度不一致,Avalon總線自動處理數(shù)據(jù)傳輸?shù)募毠?jié),使得不同數(shù)據(jù)總線寬度的外設(shè)能夠方便地連接

Avalon 總線模塊為外設(shè)提供的服務(wù)

Avalon 總線模塊為連接到總線的Avalon 外設(shè)提供了以下的服務(wù):

數(shù)據(jù)通道多路轉(zhuǎn)換——Avalon 總線模塊的多路復(fù)用器從被選擇的從外設(shè)向相關(guān)主外設(shè)傳輸數(shù)據(jù)。

地址譯碼——地址譯碼邏輯為每一個外設(shè)提供片選信號。這樣,單獨的外設(shè)不需要對地址線譯碼以產(chǎn)生片選信號,從而簡化了外設(shè)的設(shè)計。

產(chǎn)生等待狀態(tài)(Wait-State)——等待狀態(tài)的產(chǎn)生拓展了一個或多個周期的總線傳輸,這有利于滿足某些特殊的同步外設(shè)的需要。當從外設(shè)無法在一個時鐘周期內(nèi)應(yīng)答的時候,產(chǎn)生的等待狀態(tài)可以使主外設(shè)進入等待狀態(tài)。在讀使能及寫使能信號需要一定的建立時間/保持時間要求的時候也可以產(chǎn)生等待狀態(tài)。

動態(tài)總線寬度——動態(tài)總線寬度隱藏了窄帶寬外設(shè)與較寬的Avalon 總線(或者Avalon 總線與更高帶寬的外設(shè))相接口的細節(jié)問題。舉例來說,一個32 位的主設(shè)備從一個16 位的存儲器中讀數(shù)據(jù)的時候,動態(tài)總線寬度可以自動的對16 位的存儲器進行兩次讀操作,從而傳輸32 位的數(shù)據(jù)。這便減少了主設(shè)備的邏輯及軟件的復(fù)雜程度,因為主設(shè)備不需要關(guān)心外設(shè)的物理特性。

中斷優(yōu)先級(Interrupt-Priority)分配——當一個或者多個從外設(shè)產(chǎn)生中斷的時候,Avalon 總線模塊根據(jù)相應(yīng)的中斷請求號(IRQ)來判定中斷請求。

延遲傳輸(Latent Transfer)能力——在主、從設(shè)備之間進行帶有延遲傳輸?shù)倪壿嫲贏valon總線模塊的內(nèi)部。

流式讀寫(Streaming Read and Write)能力——在主、從設(shè)備之間進行流傳輸使能的邏輯包含于Avalon 總線模塊的內(nèi)部。

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請聯(lián)系本站處理。 舉報投訴
  • NIOS
    +關(guān)注

    關(guān)注

    2

    文章

    104

    瀏覽量

    52835
  • 數(shù)據(jù)交換
    +關(guān)注

    關(guān)注

    0

    文章

    102

    瀏覽量

    17922
  • Avalon總線
    +關(guān)注

    關(guān)注

    0

    文章

    11

    瀏覽量

    10120

原文標題:Avalon總線概述

文章出處:【微信號:ALIFPGA,微信公眾號:FPGA極客空間】歡迎添加關(guān)注!文章轉(zhuǎn)載請注明出處。

收藏 人收藏

    評論

    相關(guān)推薦

    Avalon 總線規(guī)范_中文

    Avalon 總線規(guī)范_中文
    發(fā)表于 10-27 21:05

    avalon總線關(guān)于reset信號的問題

    最近在學(xué)習(xí)avalon總線的文檔,小弟有一個疑問,在突發(fā)傳輸中,resetrequest信號 在slave中是輸出,在master中也是輸出,那這個resetrequest信號是怎么產(chǎn)生的?輸出去哪兒?系統(tǒng)架構(gòu)嗎?
    發(fā)表于 05-10 09:31

    例說FPGA連載54:NAND Flash實例之Avalon-ST總線

    Avalon-ST總線派上用場。假設(shè)這個實例系統(tǒng)NIOS II處理器負責(zé)將前端采集的圖像進行解碼或是其他處理,然后再送給顯示終端。那么在圖像采集的前端就會產(chǎn)生大量的數(shù)據(jù)吞吐量,而在
    發(fā)表于 12-01 17:56

    nios與外面fpga的數(shù)據(jù)怎么通過avalon協(xié)議傳輸?

    最近在學(xué)習(xí)nios,想知道nios與外面fpga的數(shù)據(jù)怎么通過avalon協(xié)議傳輸?我在搭建mcu的時候怎么搭建地址線與數(shù)據(jù)線?是用i2c slave to avalon-MM mas
    發(fā)表于 06-17 14:34

    Avalon設(shè)備怎么定制?

    SoPCBuilder環(huán)境下加載使用,方便了用戶開發(fā)一個自定制的片上系統(tǒng)。本文通過在NiosⅡ嵌入式系統(tǒng)內(nèi)部集成了基于Avalon總線的脈沖
    發(fā)表于 08-21 08:20

    AVALON總線的應(yīng)用是什么?有哪些要求?

    AVALON總線的應(yīng)用是什么?有哪些要求?
    發(fā)表于 06-10 09:12

    Avalon總線規(guī)范(中文版)

    Avalon 總線是一種將片上處理器和外設(shè)連接成片上可編程系統(tǒng)(SOPC)的一種簡單總線結(jié)構(gòu)。Avalon
    發(fā)表于 07-09 18:39 ?0次下載

    avalon總線框架

    Avalon 總線是一種將片上處理器和外設(shè)連接成片上可編程系統(tǒng)(SOPC)的一種簡單總線結(jié)構(gòu)。Avalon
    發(fā)表于 11-21 09:10 ?4041次閱讀
    <b class='flag-5'>avalon</b><b class='flag-5'>總線</b>框架

    基于Avalon總線的PWM外設(shè)實現(xiàn)NiosⅡ嵌入式處理器的設(shè)計

    SoPCBuilder環(huán)境下加載使用,方便了用戶開發(fā)一個自定制的片上系統(tǒng)。本文通過在NiosⅡ嵌入式系統(tǒng)內(nèi)部集成了基于Avalon總線的脈沖
    的頭像 發(fā)表于 03-18 08:00 ?1962次閱讀
    基于<b class='flag-5'>Avalon</b><b class='flag-5'>總線</b>的PWM外設(shè)實現(xiàn)<b class='flag-5'>Nios</b>Ⅱ嵌入式處理器的設(shè)計

    淺談AVALON總線的應(yīng)用及要求

     AVALON總線,其實是一種交換架構(gòu)的協(xié)議,在自定義外設(shè)掛在AVALON總線上時,一定要注意地址對齊。
    發(fā)表于 02-11 17:15 ?1785次閱讀
    淺談<b class='flag-5'>AVALON</b><b class='flag-5'>總線</b>的應(yīng)用及要求

    Nios II處理器的體系結(jié)構(gòu)及Avalon總線接口規(guī)范

    軟核演練篇包含了哪些內(nèi)容:該篇以什么是軟核、什么是Qsys、如何構(gòu)建一個Qsys系統(tǒng)為切入點,在該基礎(chǔ)上進一步介紹了Nios II處理器的體系結(jié)構(gòu)、Qsys豐富多彩的內(nèi)置IP,以及Avalon
    的頭像 發(fā)表于 08-06 06:01 ?3220次閱讀

    鋯石FPGA A4_Nano開發(fā)板視頻:Avalon總線規(guī)范的講解(2)

    Nios系統(tǒng)的所有外設(shè)都是通過Avalon總線Nios CPU相接的,Avalon
    的頭像 發(fā)表于 10-08 07:05 ?1480次閱讀

    鋯石FPGA A4_Nano開發(fā)板視頻:Avalon總線規(guī)范的講解

    Nios系統(tǒng)的所有外設(shè)都是通過Avalon總線Nios CPU相接的,Avalon
    的頭像 發(fā)表于 09-30 07:04 ?1435次閱讀
    鋯石FPGA A4_Nano開發(fā)板視頻:<b class='flag-5'>Avalon</b><b class='flag-5'>總線</b>規(guī)范的講解

    基于Nios II實現(xiàn)AVALON總線與USB控制器的接口設(shè)計

    添加到AVALON總線。AVALON總線是一種結(jié)構(gòu)相對簡單的總線,用于連接Nios II和其他外
    發(fā)表于 04-11 17:01 ?1570次閱讀
    基于<b class='flag-5'>Nios</b> II實現(xiàn)<b class='flag-5'>AVALON</b><b class='flag-5'>總線</b>與USB控制器的接口設(shè)計

    NiOSⅡ處理器的Avalon總線架構(gòu)資料下載

    電子發(fā)燒友網(wǎng)為你提供NiOSⅡ處理器的Avalon總線架構(gòu)資料下載的電子資料下載,更有其他相關(guān)的電路圖、源代碼、課件教程、中文資料、英文資料、參考設(shè)計、用戶指南、解決方案等資料,希望可以幫助到廣大的電子工程師們。
    發(fā)表于 04-27 08:54 ?9次下載
    <b class='flag-5'>NiOS</b>Ⅱ處理器的<b class='flag-5'>Avalon</b><b class='flag-5'>總線</b>架構(gòu)資料下載
    RM新时代网站-首页