以下文章來源于亞德諾半導(dǎo)體

軟件定義無線電 (SDR)的革命性產(chǎn)品AD9361，你們肯定很熟悉咯。小編拿到一篇文檔，里面記錄了客戶在使用AD9361的過程中遇到的一些常見問題以及咱們ADI專家的解答，做射頻設(shè)計(jì)的小伙伴們應(yīng)該很有興趣吧~ps.點(diǎn)擊“閱讀原文”下載PDF，為你的知識儲(chǔ)存庫再添一份文檔吧

AD9361是一款針對各種低功耗無線應(yīng)用而設(shè)計(jì)的RF收發(fā)器，集RF前端與靈活的混合信號基帶部分為一體，集成頻率合成器，為處理器提供可配置數(shù)字接口，從而簡化設(shè)計(jì)導(dǎo)入。

分享文檔中的幾個(gè)問答——

AD9361 接收端接收信號的中心頻率是5.8GHz，同時(shí)也有5.9GHz的干擾信號過來。兩個(gè)信號功率最大差40dB，并且5.9GHz的信號大，那么對AD9361的放大增益影響有多大？對靈敏度影響有多大？

如圖所示為IIP3與Rx Gain的關(guān)系。

通?？捎蛇@條曲線可估算最大輸入功率與增益之間的關(guān)系，將曲線向下平移20dB （IIP3與1dB壓縮點(diǎn)之間差11dB，在1dB壓縮點(diǎn)基礎(chǔ)上再回退10dB以保證線性）。

例如，Block為-15dBm,如果所需頻率5.8GHz處的功率比block小40dB，那么此時(shí)的輸入功率約為-15dBm，那么-15dBm對應(yīng)的Rx增益為30dB（下面的曲線向下平移20dB后）。

這樣有用信號最大只能被放大30dB：到達(dá)ADC時(shí)只有-25dBm。

如果沒有這個(gè)Block，輸入功率由有用信號決定即-55dBm，那么增益可以設(shè)置為55dB，這樣到達(dá)ADC時(shí)信號功率為0dBm，顯而易見，SNR Performace變好。

因此，受限于Block的功率大小。和通用的接收機(jī)是一個(gè)道理。接收機(jī)前端加上濾波器會(huì)更好一些。

用AD9361做一個(gè)TD-LTE專網(wǎng)的RF收發(fā)器，發(fā)現(xiàn)約10%的AD9361會(huì)在零下40度時(shí)RFPLL失鎖。此時(shí)即便把你們給的40MHZ.TXT配置文件里面的配置灌進(jìn)去芯片里面也不行，AD9361的RFPLL依然失鎖。溫度升高后失鎖解除

為AD9361供電時(shí)，1.3V供電使用的電源芯片是LT3029，在FDD模式下，RX消耗240mA的電流，在7dBm發(fā)射時(shí)，消耗400mA的電流。懷疑在AD9361初始校準(zhǔn)時(shí)，消耗電流較大，導(dǎo)致LT3029的500mA的供應(yīng)能力比較吃力，比較臨界。在低溫-40度時(shí)，AD9361的電流消耗進(jìn)一步增大，終于LT3029支撐不住了，導(dǎo)致VCO校準(zhǔn)出現(xiàn)問題。推薦使用電源ADP1755，更換電源后，不再低溫失鎖。

如何改善AD936x的ACLR？

下圖是實(shí)測的ACLR圖。

建議使用濾波器工具設(shè)計(jì)：MATLAB Filter Design Wizard for AD9361。如圖，讓Tx濾波器（紅色響應(yīng)曲線）抑制程度更好，可改善ACLR。

How to improve the LO leakage and Image level performance of the AD936x via QEC?

關(guān)于AD9361 的鏡像抑制和本振泄露。因?yàn)槎叨荚谛盘枎?nèi)，無法通過數(shù)字或模擬濾波器濾除。是零中頻結(jié)構(gòu)接收機(jī)和發(fā)射機(jī)的重要指標(biāo)。影響了SNR，從而影響接收靈敏度。通過QEC方法，可以將鏡像抑制和本振泄露降到較低。使用No-OS 代碼測試，調(diào)試QEC過程如下：

1）在主函數(shù)中的相應(yīng)代碼，下面是QEC程序片斷

ad9361_phy = ad9361_init(&default_init_param);

ad9361_set_tx_fir_config(ad9361_phy, tx_fir_config);

ad9361_set_rx_fir_config(ad9361_phy, rx_fir_config);

……

（略，點(diǎn)擊“閱讀原文”，找到Q&A 12，可查看完整代碼）

2）修改上述0x0A0[4:0]從0到31（使用下面的語句），用頻譜儀測試本振泄露和鏡像抑制

ad9361_spi_write(ad9361_phy->spi, 0x0A0,0x03C); //0x0A0[4:0]=0x3C Rx NCO PHASE Offset

測試結(jié)果如下，不同的電路Layout得到的下面的表格不同（下面是在AD-FMCOMMS3-EBZ上的測試數(shù)據(jù)），即需要找一個(gè)最優(yōu)區(qū)間：

3） 確定最佳值為0x0A0[4:0]=0x03C，斷電后，再上電，直接使用0x03C做配置，可得到較好的結(jié)果。