一、晶振電路

大多數(shù)電子工程師都見(jiàn)過(guò)單片機(jī)中如下圖所示的形式，一般單片機(jī)都會(huì)有這樣的電路。晶振的兩個(gè)引腳與芯片（如單片機(jī)）內(nèi)部的反相器相連接，再結(jié)合外部的匹配電容CL1、CL2、R1、R2，組成一個(gè)皮爾斯振蕩器（Pierce oscillator）

上圖中，U1為增益很大的反相放大器，CL1、CL2為匹配電容，是電容三點(diǎn)式電路的分壓電容，接地點(diǎn)就是分壓點(diǎn)。以接地點(diǎn)即分壓點(diǎn)為參考點(diǎn)，輸入和輸出是反相的，但從并聯(lián)諧振回路即石英晶體兩端來(lái)看，形成一個(gè)正反饋以保證電路持續(xù)振蕩，它們會(huì)稍微影響振蕩頻率，主要用與微調(diào)頻率和波形，并影響幅度。X1是晶體，相當(dāng)于三點(diǎn)式里面的電感

R1是反饋電阻（一般≥1MΩ），它使反相器在振蕩初始時(shí)處于線性工作區(qū)，R2與匹配電容組成網(wǎng)絡(luò)，提供180度相移，同時(shí)起到限制振蕩幅度，防止反向器輸出對(duì)晶振過(guò)驅(qū)動(dòng)將其損壞。

這里涉及到晶振的一個(gè)非常重要的參數(shù)，即負(fù)載電容CL（Load capacitance），它是電路中跨接晶體兩端的總的有效電容（不是晶振外接的匹配電容），主要影響負(fù)載諧振頻率和等效負(fù)載諧振電阻，與晶體一起決定振蕩器電路的工作頻率，通過(guò)調(diào)整負(fù)載電容，就可以將振蕩器的工作頻率微調(diào)到標(biāo)稱值。

負(fù)載電容的公式如下所示：

CL=CC+CD×CGCD+CG+CPCB+CI×COCI+CO

其中，CS為晶體兩個(gè)管腳間的寄生電容（Shunt Capacitance）

CD表示晶體振蕩電路輸出管腳到地的總電容，包括PCB走線電容CPCB、芯片管腳寄生電容CO、外加匹配電容CL2，即

CD=CPCB+CO+CL1

CG表示晶體振蕩電路輸入管腳到地的總電容，包括PCB走線電容CPCB、芯片管腳寄生電容CI、外加匹配電容CL1，即

CG=CPCB+CI+CL2

一般CS為1pF左右，CI與CO一般為幾個(gè)皮法，具體可參考芯片或晶振的數(shù)據(jù)手冊(cè)

（這里假設(shè)CS=0.8pF，CI=CO=5pF，CPCB=4pF）。

比如規(guī)格書上的負(fù)載電容值為18pF，則有

18pF=0.8+CD×CGCD+CG

18pF=0.8+CD2=0.8+CG2

則CD=CG=34.4pF，計(jì)算出來(lái)的匹配電容值CL1=CL2=25pF

二、LDO選型

1.LDO工作原理

LDO核心架構(gòu)：P-MOS+運(yùn)放

LDO工作原理就一句話：通過(guò)運(yùn)放調(diào)節(jié)P-MOS的輸出。運(yùn)放控制P-MOS的打開(kāi)程度。

LDO內(nèi)部產(chǎn)生一個(gè)基準(zhǔn)電壓，作為運(yùn)放的反向電壓，將LDO的輸出電壓通過(guò)分壓作為運(yùn)放的正向輸入電壓。運(yùn)放的輸出去控制P-MOS管的工作狀態(tài)。

P-MOS，相當(dāng)于一個(gè)壓控的可變電阻。

P-MOS處于線性電阻區(qū)，可看成一個(gè)壓控可變電阻。輸入的VIN電壓，經(jīng)過(guò)這個(gè)P-MOS管后變?yōu)檩敵鲭妷?，這里P-MOS管的作用為將輸入電壓通過(guò)P-MOS的線性電阻區(qū)，將電壓動(dòng)態(tài)衰減值VOUT電壓。

LDO的負(fù)反饋回路

2.輸入電壓

最小的輸入電壓 VIN 必須大于 VOUT + VDO。需要注意，這與器件 Datasheet 中所給出的輸入電壓最小值無(wú)關(guān)。

3.效率

LDO的工作原理是通過(guò)負(fù)反饋調(diào)整輸出電流使輸出電壓保持不變。LDO是一個(gè)降壓型的DC/DC 轉(zhuǎn)換器，因此Vin ＞ Vout，它的工作效率:

η= Pout/Pin=(Iout×Vout)/(Iin×Vin)

η= (Iout×Vout)/((Iout+Ignd)×Vin)

LDO的工作效率一般在60~75%之間，靜態(tài)電流小的效率會(huì)好一些。在忽略 LDO 靜態(tài)電流的情況下，可以采用 VOUT / VIN 式子來(lái)計(jì)算效率。

4.功耗

計(jì)算例子見(jiàn) 附錄一：LDO使用之熱阻考慮。

Pd=(Vin-Vout)×Iout+Vin×Ignd

式中，Ignd:接地電流有時(shí)也記作Iq:靜態(tài)電流。因?yàn)镮gnd很小，所以一般估算為：

Pd=(Vin-Vout)xIout。

最大允許功耗(PDMAX)是最大環(huán)境溫度(TA),最大允許結(jié)溫(TJMAX)(+125°C) 和結(jié)點(diǎn)到空氣間熱阻（RθJA) 的函數(shù)。對(duì)于安裝在典型雙層FR4 電解銅鍍層PCB板上的5引腳SOT-23A封裝器件，其（RθJA)約為250°C/Watt。

PDMAX=(TJMAX-TA)/RθJA

將計(jì)算出的Pd代入上式，可求出 TJ，然后將TJ與datasheet給出的最大允許節(jié)溫相比較，如果TJ

一般電源LDO允許的最大節(jié)溫為125°C。所以，可以計(jì)算出PDMAX，滿足PD<=PDMAX即可。

************

熱阻的計(jì)算：

RθJA = RθJC +RθCS + RθSA

其中：RθJA為L(zhǎng)DO結(jié)到周圍環(huán)境的熱阻

RθJC為L(zhǎng)DO結(jié)到表面（封裝）的熱阻

RθCS為L(zhǎng)DO表面（封裝）到散熱片的熱阻

RθSA為L(zhǎng)DO散熱片到周圍環(huán)境的熱阻

************

5.電源抑制比PSRR

用最通俗的話解釋就是，電源的輸入與輸出的紋波的比值，PSRR越高，表明LDO對(duì)于紋波的抑制效果更好，打個(gè)比方輸入紋波為10mV，PSRR 為75dB，那么輸出的紋波幅度為1.8uV（紋波降低約5623倍）。

6.線性調(diào)整率 Line Regulation

定義: 又稱源效應(yīng)或電網(wǎng)調(diào)整率，是指輸出電壓隨輸入電壓的線性變化的波動(dòng)，條件是全滿載。（輸入電壓在額定范圍內(nèi)變化時(shí)，輸出電壓之變化率. ）

Line Regulation(+)=(Vmax-Vnor)/Vnor

Line Regulation(-)=(Vnor-Vmin)/Vnor

Line Regulation=(Vmax-Vmin)/Vnor

Vnor:輸入電壓為常態(tài)值,輸出為滿載時(shí)之輸出電壓.

Vmax:輸入電壓變化時(shí)之最高輸出電壓.

Vmin:輸入電壓變化時(shí)之最低輸出電壓.

說(shuō)明：如只是簡(jiǎn)單計(jì)算Line Regulation ，Vnor可用Vrated即輸出電壓標(biāo)稱值。

檢驗(yàn)方法：輸出全滿載，在輸入電壓全范圍內(nèi)測(cè)量輸出電壓，觀察示波器及萬(wàn)用表，記下輸入電壓全范圍變化時(shí)的輸出電壓最大和最小值，利用上述公式求得線性調(diào)整率。

7.負(fù)載調(diào)節(jié)率 (Load Regulation)

定義: 又稱負(fù)載效應(yīng)，是指輸出電壓隨負(fù)載變化的波動(dòng)，條件是輸入為額定電壓。電源負(fù)載的變化會(huì)引起電源輸出的變化,負(fù)載增加,輸出降低,相反負(fù)載減少,輸出升高。好的電源負(fù)載變化引起的輸出變化減到最低,通常指標(biāo)為3%~5%。

Line Regulation(+)=(Vml-Vhl)/Vhl

Line Regulation(-)=(Vhl-Vfl)/Vhl×100%

Line Regulation(%)=(Vml-Vfl)/Vhl×100%

Vml:最小負(fù)載時(shí)之輸出電壓

Vfl:滿載時(shí)之輸出電壓

Vhl:半載時(shí)之輸出電壓

說(shuō)明：如只是簡(jiǎn)單計(jì)算Load Regulation，Vhl可用Vrated即標(biāo)稱電壓來(lái)代替.

檢驗(yàn)方法：輸入為額定電壓，分別在負(fù)載為空載、全滿載兩種輸出情況下，負(fù)載反復(fù)投切。觀察示波器及萬(wàn)用表，測(cè)量輸出電壓幅值和波形，記下投切過(guò)程中的輸出電壓最大和最小值，利用上述公式求得負(fù)載調(diào)整率。例如某5V直流穩(wěn)壓電源的輸出電流從0增加到最大電流1A，它的輸出電壓從5.00V降到了4.50V，降落值0.5V除以標(biāo)稱輸出電壓5V，得到10%，這就是該電源的負(fù)載調(diào)整率。

8.靜態(tài)電流

靜態(tài)電流往往在我們?cè)O(shè)計(jì)超低功耗產(chǎn)品時(shí)重點(diǎn)關(guān)注，比如，一款藍(lán)牙設(shè)備，整機(jī)待機(jī)狀態(tài)電流僅為1.5uA，但LDO靜態(tài)電流如果高達(dá)70uA甚至更高將嚴(yán)重影響待機(jī)時(shí)間，我們必須選擇靜態(tài)電流在uA級(jí)別的LDO來(lái)滿足設(shè)計(jì)要求。

9.噪聲

噪聲是衡量一個(gè)LDO性能的最關(guān)鍵參數(shù)，噪聲可以通過(guò)兩種手段降至最低，第一，選擇本底噪聲很低的LDO型號(hào)，第二在電路設(shè)計(jì)中將可能引入的電源噪聲降至最低。但我們選型和設(shè)計(jì)中沒(méi)必要吹毛求茲，選擇能夠滿足電路要求的LDO即可。選擇合適的才是最好的。

10.輸出電容器

輸出電容器的 ESR 對(duì)于器件的穩(wěn)定性來(lái)說(shuō)至關(guān)重要。有的 LDO 聲明采用具有較高 ESR 的鉭電容器，那么一定不要選用極低 ESR 的陶瓷電容器。然而有的 LDO 能夠在未采用輸出電容器或者只采用了低 ESR 的陶瓷類型的輸出電容器，穩(wěn)定性就可以保證。曾經(jīng)看到有的資料據(jù)此認(rèn)為，“可以確認(rèn)，可在采用任何類型的輸出電容器的情況下具有穩(wěn)定的工作特性。”---這點(diǎn)我一直不敢茍同，實(shí)在值得商榷。作為設(shè)計(jì)人員，應(yīng)嚴(yán)格按照具體 LDO 器件的 Datasheet 選擇最為合適類型的輸出電容器。

11.反向泄漏保護(hù)

在某些 LDO 的輸出端上的電壓高于輸入端的電壓的特殊應(yīng)用中，反向泄漏保護(hù)可以有效防止電流從 LDO 的輸出端流向輸入端。如果忽視這點(diǎn)，這種反向泄漏會(huì)損壞輸入電源，特別是當(dāng)輸入電源為電池的時(shí)候，尤其需要重視。

12.RF、音頻的應(yīng)用

如果負(fù)載端為 RF、音頻或其他對(duì)噪聲敏感的應(yīng)用，那么應(yīng)選擇具有高電源紋波抑制（PSRR）的 LDO，以實(shí)現(xiàn)對(duì)輸入電源的抗噪性，以及低輸出噪聲（〈50uVms）。有的 LDO 具有一個(gè)用來(lái)增加電容以降低輸出噪聲的旁路（BP）引腳，亦可起到一定作用。

LDO應(yīng)用

LDO的應(yīng)用電路十分簡(jiǎn)單方便，它工作時(shí)僅需要二個(gè)作輸入、輸出電壓退耦降噪的陶瓷電容器。

Vin和Vout的輸入和輸出濾波電容器應(yīng)當(dāng)選用寬范圍、低等效串聯(lián)電阻(ESR)、低價(jià)陶瓷電容器，使LDO在零到滿負(fù)荷的全部量程范圍內(nèi)具有良好的穩(wěn)壓效果。一些LDO有一個(gè)“Bypass”管腳，由它連接一個(gè)小的電容器，可以進(jìn)一步降低噪音。

LDO的工作效率一般在60~75%之間，靜態(tài)電流小的效率會(huì)好一些。

輸入電壓，壓差電壓（VDO）

線性穩(wěn)壓器件的壓差電壓常常被誤解。正如上面討論的，VI和VO之間的電壓差是通過(guò)線性穩(wěn)壓器后的壓降。對(duì)于固定的負(fù)載電流，線性穩(wěn)壓器的輸入與輸出的電壓降越小功率散耗就越低。壓差電壓是LDO穩(wěn)壓器技術(shù)指標(biāo)中定義的能夠穩(wěn)壓工作時(shí)VI和VO之間最小的差值又稱為VDO。

三、DC-DC

1.降壓轉(zhuǎn)換器-Buck Converter

2.升壓轉(zhuǎn)換器-Boost Converter

3.反激轉(zhuǎn)換器-Flyback Converter

四、通訊接口

1.USB 總線

現(xiàn)USB標(biāo)準(zhǔn)中，按照速度等級(jí)和連接方式分為以下七種版本。注意USB-IF當(dāng)前正式的主版本號(hào)只有USB 2.0和USB 3.2兩個(gè)。

2.UART

RS232：傳輸速率一般不超過(guò)20Kbps，速率低，抗干擾能力差，RS-232C能傳輸?shù)淖畲缶嚯x不超過(guò)15m（50英尺）。

RS422：定義了一種平衡通信接口，將傳輸速率提高到10Mbps，傳輸距離延長(zhǎng)到4000英尺（速率低于100Kbps時(shí)），并允許在一條平衡總線上連接最多10個(gè)接收器。RS-422是一種單機(jī)發(fā)送、多機(jī)接收的單向、平衡傳輸規(guī)范，被命名為TIA/EIA-422-A標(biāo)準(zhǔn)。

RS485：增加了多點(diǎn)、雙向通信能力，即允許多個(gè)發(fā)送器連接到同一條總線上，同時(shí)增加了發(fā)送器的驅(qū)動(dòng)能力和沖突保護(hù)特性，擴(kuò)展了總線共模范圍，后命名為TIA/EIA-485-A標(biāo)準(zhǔn)。最高傳輸速率10Mbps，抗干擾能力強(qiáng)，可以傳距離1.5km。

平衡雙絞線的長(zhǎng)度與傳輸速率成反比，在100Kbps速率以下，才可能使用規(guī)定最長(zhǎng)的電纜長(zhǎng)度。只有在很短的距離下才能獲得最高速率傳輸。一般100米長(zhǎng)雙絞線最大傳輸速率僅為1Mbps。

3.SPI

全雙工通信，傳輸速率可達(dá)幾Mbps水平，比I2C快。

SPI的通信原理很簡(jiǎn)單，它以主從方式工作，這種模式通常有一個(gè)主設(shè)備和一個(gè)或多個(gè)從設(shè)備，需要至少4根線，事實(shí)上3根也可以（單向傳輸時(shí)）。也是所有基于SPI的設(shè)備共有的，它們是SDI（數(shù)據(jù)輸入）、SDO（數(shù)據(jù)輸出）、SCLK（時(shí)鐘）、CS（片選）。

（1）SDI – Serial Data In,串行數(shù)據(jù)輸入；

（2）SDO – Serial Data Out,串行數(shù)據(jù)輸出；

（3）SCLK – Serial Clock,時(shí)鐘信號(hào)，由主設(shè)備產(chǎn)生；

（4）CS – Chip Select,從設(shè)備使能信號(hào)，由主設(shè)備控制。

4.I2C

半雙工，只有2根線。數(shù)據(jù)線和時(shí)鐘線。

標(biāo)準(zhǔn)速度：100kbps

快速模式：400kbps

高速模式：3.4Mbps

在大多數(shù)情況下，由于I2C接口采用Open Drain機(jī)制，器件本身只能輸出低電平，無(wú)法主動(dòng)輸出高電平，只能通過(guò)外部上拉電阻RP將信號(hào)線拉至高電平。因此I2C總線上的上拉電阻是必須的，如圖所示。

因?yàn)镮2C總線在空閑時(shí)必須拉高，只有是高的才能拉成低的，所以這是之所以規(guī)定空閑時(shí)必須為高的一個(gè)原因，要是保持“低”的話，那是不可能成為“多主”總線的。

其實(shí)I2C總線接口在工作時(shí)只會(huì)檢測(cè)高低電平，他不會(huì)在乎有無(wú)上拉電阻的問(wèn)題，所以總線必須滿足時(shí)序要求。

上拉電阻的大小，會(huì)牽扯到兩個(gè)問(wèn)題，一個(gè)是功耗，一個(gè)是速度問(wèn)題，兩者是一個(gè)矛盾體。如果你想盡量提高速度，那么就牽涉到總線電容的問(wèn)題，其實(shí)很容易理解，上拉電阻與總線的電容形成了RC，高速時(shí)將直接影響通訊！因?yàn)榭偩€拉高時(shí)有個(gè)充電時(shí)間以及高電平的閥值，如果還沒(méi)有充電到足以保證從器件可以識(shí)別的高電平的閥值時(shí)主器件就以為完成了一個(gè)總線動(dòng)作的話，那么通訊肯定是不能進(jìn)行的！

如果你想盡可能降低功耗，那么就要盡可能增大電阻以最大可能的減小電路各部分的消耗電流從而實(shí)現(xiàn)整體降低功耗！但不可能無(wú)限大，否則充電時(shí)間你會(huì)受不了的！

I2C協(xié)議還定義了串聯(lián)在SDA、SCL線上電阻Rs。該電阻的作用是，有效抑制總線上的干擾脈沖進(jìn)入從設(shè)備，提高可靠性。這個(gè)電阻的選擇一般在100～200ohm左右。當(dāng)然,這個(gè)電阻并不是必須的，在惡劣噪聲環(huán)境中，可以選用。

5.I2S

I2S有4個(gè)主要信號(hào)：

串行時(shí)鐘SCLK，也叫位時(shí)鐘（BCLK），即對(duì)應(yīng)數(shù)字音頻的每一位數(shù)據(jù)，SCLK都有1個(gè)脈沖。SCLK的頻率=2×采樣頻率×采樣位數(shù)。

幀時(shí)鐘LRCK，(也稱WS)，用于切換左右聲道的數(shù)據(jù)。LRCK為“1”表示正在傳輸?shù)氖亲舐暤赖臄?shù)據(jù)，為“0”則表示正在傳輸?shù)氖怯衣暤赖臄?shù)據(jù)。LRCK的頻率等于采樣頻率。

串行數(shù)據(jù)SDATA，就是用二進(jìn)制補(bǔ)碼表示的音頻數(shù)據(jù)。

有時(shí)為了使系統(tǒng)間能夠更好地同步，還需要另外傳輸一個(gè)信號(hào)MCLK，稱為主時(shí)鐘，也叫系統(tǒng)時(shí)鐘（Sys Clock），是采樣頻率的256倍或384倍。在DAC內(nèi)部的delta-sigma調(diào)制器以及數(shù)字濾波器都需要用到這個(gè)時(shí)鐘，大部分的DAC可以使用內(nèi)部的振蕩器產(chǎn)生這個(gè)時(shí)鐘，在某些要求較高的場(chǎng)合，例如HIFI音響系統(tǒng)等，需要使用一個(gè)額外的高質(zhì)量的時(shí)鐘用以獲得最好的性能。這時(shí)候就需要用到MCLK信號(hào)了。切記，MCLK并不是必須的。可有可無(wú)，看設(shè)計(jì)要求。

6.Ethernet

也就是通常的網(wǎng)速。

早期的以太網(wǎng)傳輸速率只有10Mbps。

百兆網(wǎng)：理論上最大100Mbps。

千兆網(wǎng)：理論上最大1Gbps。

7.SD總線

最高能達(dá)10Mbps。

8.SATA接口

SATA1.0：理論傳輸速度是150MB/s（或者1.5Gb/s），實(shí)際也就30MBps。

SATA2.0：300MBps，即3Gbps。實(shí)際也就80MBps。

SATA3.0：600MBps，即6Gbps。

eSATA：理論傳輸速度可達(dá)到1.5Gbps或3Gbps。

9.PCI總線

PCI：32位，33MHz時(shí)鐘頻率，數(shù)據(jù)傳輸速率 = 33 MHz * 32 bits / 8 bits/byte = 132 MBps ≈ 1.056 Gbps。

PCI 2.1：64位，66MHz時(shí)鐘頻率來(lái)說(shuō)：數(shù)據(jù)傳輸速率 = 66 MHz * 64 bits / 8 bits/byte = 528 MBps ≈ 4.224 Gbps。

10.CAN總線

CAN，全稱為“Controller Area Network”，即控制器局域網(wǎng)，是國(guó)際上應(yīng)用最廣泛的現(xiàn)場(chǎng)總線之一。

直接通信距離最遠(yuǎn)可達(dá)10km(速率4Kbps以下)。

通信速率最高可達(dá)1MB/s(此時(shí)距離最長(zhǎng)40m)。

可以多主方式工作，網(wǎng)絡(luò)上任意一個(gè)節(jié)點(diǎn)均可以在任意時(shí)刻主動(dòng)地向網(wǎng)絡(luò)上的其他節(jié)點(diǎn)發(fā)送信息，而不分主從，通信方式靈活。

網(wǎng)絡(luò)上的節(jié)點(diǎn)可分成不同的優(yōu)先級(jí)，可以滿足不同的實(shí)時(shí)要求。

采用非破壞性位仲裁總線結(jié)構(gòu)機(jī)制，當(dāng)兩個(gè)節(jié)點(diǎn)同時(shí)向網(wǎng)絡(luò)上傳送信息時(shí)，優(yōu)先級(jí)低的節(jié)點(diǎn)主動(dòng)停止數(shù)據(jù)發(fā)送，而優(yōu)先級(jí)高的節(jié)點(diǎn)可不受影響地繼續(xù)傳送數(shù)據(jù)。

可以點(diǎn)對(duì)點(diǎn)，一點(diǎn)對(duì)多點(diǎn)及全局廣播幾種傳送方式接收數(shù)據(jù)。

11.PCI-e

PCI Express 總線頻率 2500 MHz，這是在 100 MHz 的基準(zhǔn)頻率通過(guò)鎖相環(huán)振蕩器(Phase Lock Loop，PLL)達(dá)到的。

串行總線帶寬(MB/s) = 串行總線時(shí)鐘頻率(MHz) * 串行總線位寬(bit/8 = B) * 串行總線管線 * 編碼方式 * 每時(shí)鐘傳輸幾組數(shù)據(jù)(cycle)

PCI Express x1 總線位寬是 1位，總線頻率 2500 MHz，串行總線管線是 1 條，每時(shí)鐘傳輸 2組數(shù)據(jù)，編碼方式為 8b/10b，它的帶寬為 476.84 MB/s，即 3814.7 Mbps。（帶寬是 PCI 的 3.75 倍。）

公式是 2500000000(Hz) * 1/8(bit) * 1(條管線) * 8/10(bit) * 2(每時(shí)鐘傳輸2組數(shù)據(jù)) = 500000000 B/s = 476.8371582 MB/s，即 3814.6972656 Mbps。

下面給出其它類型組合的帶寬。

PCI Express x2 的帶寬為 953.68 MB/s，即 7629.4 Mbps。（此模式僅用于主板內(nèi)部接口而非插槽模式）

PCI Express x4 的帶寬為 1907.36 MB/s，即 15258.9 Mbps。

PCI Express x8 的帶寬為 3814.72 MB/s，即 30517.8 Mbps。

PCI Express x16 的帶寬為 7629.44 MB/s，即 61035.5 Mbps。（帶寬是 AGP 8X 的 3.75 倍。）

PCI Express x32 的帶寬為 15258.88 MB/s，即 122071 Mbps。

五、典型運(yùn)放應(yīng)用

1.差分放大器

差分放大電路的輸入信號(hào)是從集成運(yùn)放的反相和同相輸入端引入，如果反饋電阻RF等于輸入端電阻R1，輸出電壓為同相輸入電壓減反相輸入電壓，這種電路也稱作減法電路。

2.反相放大器

基本電路、電壓并聯(lián)負(fù)反饋輸入端虛短、虛斷。運(yùn)放的平衡電阻是用來(lái)平衡運(yùn)放的兩個(gè)輸入端子的失調(diào)電流的，使得兩個(gè)端子的電壓平衡，從而使運(yùn)放的偏置電流不會(huì)產(chǎn)生附加的失調(diào)電壓。

Vo = -Vi*（Rf / R1）

特點(diǎn)：

反相端為虛地，所以共模輸入可視為0，對(duì)運(yùn)放共模抑制比要求低

輸出電阻小，帶負(fù)載能力強(qiáng)

要求放大倍數(shù)較大時(shí)，反饋電阻阻值高，穩(wěn)定性差。

3.同相放大器

1. 基本電路：電壓串聯(lián)負(fù)反饋

特點(diǎn)：

輸入電阻高，輸出電阻小，帶負(fù)載能力強(qiáng)

V-=V+=Vi，所以共模輸入等于輸入信號(hào)，對(duì)運(yùn)放的共模 抑制比要求高

4.電壓跟隨器

輸入電阻大輸出電阻小，能真實(shí)地將輸入信號(hào)傳給負(fù)載而從信號(hào)源取流很小 。

5.運(yùn)算典型參數(shù)

輸入偏置電流 (Input Bias Current)：這是流入或流出輸入引腳的最小電流。如果在運(yùn)放前級(jí)處理低電流，這一點(diǎn)非常重要。此外，它也可以作為應(yīng)力導(dǎo)致性能偏離的指標(biāo)，因?yàn)檫@種類型的漏電流對(duì)輻射等應(yīng)力非常敏感。

輸入失調(diào)電流 (Input Offset Current)：這是兩個(gè)輸入的偏置電流之間的差值。

輸出失調(diào)電壓 (Output Offset Voltage)：這是當(dāng)輸入設(shè)置為某個(gè)固定參考值（通常是地或中間電壓）時(shí)，其理想直流輸出與實(shí)際直流輸出之間的差值。

輸入失調(diào)電壓 (Input Offset Voltage)：這是必須施加到輸入端的電壓，以將輸出恢復(fù)到理想水平，即模擬地或中間電壓。

轉(zhuǎn)換速率 (Slew Rate)：這是輸出電壓變化的最大速率。這在使用運(yùn)放處理突變信號(hào)（如時(shí)鐘或圖像傳感器輸出）時(shí)尤為重要。

帶寬 (Bandwidth)：這表示頻率響應(yīng)，通常以閉環(huán)大/小信號(hào)3dB帶寬或增益帶寬積表示。在電壓反饋運(yùn)放中，閉環(huán)增益與該增益下的3dB閉環(huán)帶寬的乘積是一個(gè)常數(shù)。

開(kāi)環(huán)增益 (Open-Loop Gain)：這是運(yùn)放在沒(méi)有正反饋或負(fù)反饋時(shí)的增益。

共模抑制比 (CMRR)：如果施加差分輸入電壓，理想情況下輸出不應(yīng)受共模電壓的影響。CMRR是共模增益與差模增益的比值。

電源抑制比 (PSRR)：這表示輸出不受電源電壓變化影響的能力。PSRR是電源電壓變化與輸出電壓變化的比值。

輸入共模電壓范圍 (Input Common-Mode Voltage Range)：這是共模輸入電壓的范圍，如果超過(guò)這個(gè)范圍，會(huì)導(dǎo)致輸出信號(hào)的總諧波失真超過(guò)指定的最大或最小值。

輸出電壓擺幅 (Output Voltage Swing)：這是在不發(fā)生波形削波的情況下，可以獲得的相對(duì)于零的最大正或負(fù)輸出。

靜態(tài)電流 (Quiescent Current)：這是通常在輸出禁用或輸出電流接近零時(shí)消耗的電源電流。這個(gè)參數(shù)是設(shè)備變化的一個(gè)重要全局指標(biāo)。

輸入電壓噪聲 (Input Voltage Noise)：這是反映在輸入引腳的理想電壓源的內(nèi)部噪聲電壓，通常以每赫茲平方根的伏特為單位表示。通常是噪聲頻率特性曲線在閃爍噪聲之后和白噪聲開(kāi)始時(shí)的一個(gè)點(diǎn)。這個(gè)值在1nV/√Hz到20nV/√Hz之間變化。

輸入電流噪聲 (Input Current Noise)：這與前一個(gè)類似，但以輸入端的電流形式表示。電流噪聲比電壓噪聲變化更大，取決于輸入結(jié)構(gòu)。它可以在0.1fA/√Hz到幾個(gè)pA/√Hz之間變化。

六、電磁兼容EMC

EMC即電磁兼容（Electromagnetic Compatibility），是指電子、電氣設(shè)備或系統(tǒng)在預(yù)期的電磁環(huán)境中，按設(shè)計(jì)要求正常工作的能力，也是電子、電氣設(shè)各或系統(tǒng)的一項(xiàng)重要的技術(shù)性能。

EMC存在的三個(gè)要求：干擾源、耦合途徑、敏感裝置。

電磁干擾有傳導(dǎo)干擾和輻射干擾兩種。

傳導(dǎo)干擾是指通過(guò)導(dǎo)電介質(zhì)把一個(gè)電網(wǎng)絡(luò)上的信號(hào)耦合（干擾）到另一個(gè)電網(wǎng)絡(luò)。

輻射干擾是指干擾源通過(guò)空間把其信號(hào)耦合（干擾）到另一個(gè)電網(wǎng)絡(luò)。

傳導(dǎo)、輻射、騷擾和干擾

在進(jìn)行PCB的EMC設(shè)計(jì)時(shí)，常采用的措施有減少干擾源的強(qiáng)度、切斷耦合路徑和提高設(shè)備的抗干擾能力。

在進(jìn)行信號(hào)完整性與電源完整性設(shè)計(jì)時(shí)，降低信號(hào)的過(guò)沖、下沖、反射，減緩信號(hào)上升沿和下降沿的速率，降低電源的目標(biāo)阻抗等，也都是為了減少EMI輻射的強(qiáng)度，減少EMI包含的頻譜分量。

1.EMI（Electromagnetic Interference）——電磁干擾

即處在一定環(huán)境中的設(shè)備或系統(tǒng)正常運(yùn)行時(shí)，不應(yīng)產(chǎn)生超過(guò)相應(yīng)標(biāo)準(zhǔn)所要求的電磁能量于擾。這樣的電磁干擾有：

電源線傳導(dǎo)騷擾（CE）測(cè)試；

信號(hào)、控制線傳導(dǎo)騷擾（CE）測(cè)試；

輻射騷擾（RE）則試；

諧波電流（Harmonic）測(cè)試；

電壓波動(dòng)和閃爍（Fluctuation and Flicker）測(cè)試。

1. EMI測(cè)試

符合CISPR25（對(duì)應(yīng)國(guó)標(biāo)為GB18655）、CISPR12（對(duì)應(yīng)國(guó)標(biāo)為GB14023）、SAEJ551/5（對(duì)應(yīng)國(guó)標(biāo)為GB18387）標(biāo)準(zhǔn)的輻射騷擾測(cè)試；

符合CISPR25（對(duì)應(yīng)國(guó)標(biāo)為GB18655）標(biāo)準(zhǔn)的傳導(dǎo)耦合／瞬態(tài)發(fā)射騷擾測(cè)試。

2.EMS（Electromagnetic Susceptibility）——電磁抗敏感度

即處在一定環(huán)境中的設(shè)各或系統(tǒng)正常運(yùn)行時(shí)，設(shè)各或系統(tǒng)能承受各種類型的電磁能量干擾。這種電磁能量干擾主要有：

靜電放電（ESD）抗擾度測(cè)試；

電源端口的電快速瞬變脈沖群（EFT／B）抗擾度測(cè)試；

信號(hào)線、控制線的電快速瞬變脈沖群（EFT／B）抗擾度測(cè)試；

電源端口的浪涌（SURGE）和雷擊測(cè)試；

信號(hào)線、控制線的浪涌（SURGE）和雷擊測(cè)試；

殼體輻射抗擾度（RS）測(cè)試；

電源端口的傳導(dǎo)抗擾度（CS）測(cè)試；

信號(hào)線、控制線的傳導(dǎo)抗擾度（CS）測(cè)試；

電源端口的電壓跌落與中斷測(cè)試（DIP）。

1. EMS測(cè)試

符合1507637－1／2標(biāo)準(zhǔn)規(guī)定的電源線傳導(dǎo)耦合／瞬態(tài)抗擾度測(cè)試；

符合1507637－3標(biāo)準(zhǔn)規(guī)定的傳感器電纜與控制電纜傳導(dǎo)耦合／瞬態(tài)抗擾度測(cè)試；

符合150114527（對(duì)應(yīng)國(guó)標(biāo)為GB17619）標(biāo)準(zhǔn)規(guī)定的射頻傳導(dǎo)抗擾度測(cè)試；

符合15011452－2（對(duì)應(yīng)國(guó)標(biāo)為GB17619）標(biāo)準(zhǔn)規(guī)定的輻射場(chǎng)抗擾度測(cè)試；

符合15011452－3（對(duì)應(yīng)國(guó)標(biāo)為GB17619）標(biāo)準(zhǔn)規(guī)定的橫電磁波（TEM）小室的輻射場(chǎng)抗擾度測(cè)試；

符合15011452－4（對(duì)應(yīng)國(guó)標(biāo)為GB17619）標(biāo)準(zhǔn)規(guī)定的大電流注入（BCI）抗擾度測(cè)試；

符合15011452－5（對(duì)應(yīng)國(guó)標(biāo)為GB17619）標(biāo)準(zhǔn)規(guī)定的帶狀線抗擾度測(cè)試；

符合15011452－6（對(duì)應(yīng)囟標(biāo)為GB17619）標(biāo)準(zhǔn)規(guī)定的三平板抗擾度測(cè)試；

符合15010605標(biāo)準(zhǔn)的靜電放電抗擾度測(cè)試。

對(duì)于汽車及車載電子設(shè)備，由于其電磁環(huán)境與供電環(huán)境相對(duì)特殊，其EMC測(cè)試也相對(duì)特殊，但也可分為EMI測(cè)試和EMS測(cè)試兩大類。它更加突出ISO、CISPR和SAEJ標(biāo)準(zhǔn)的重要性，具體的FMC測(cè)試項(xiàng)目有兩個(gè)。

EMC設(shè)計(jì)不能像硬件電路設(shè)計(jì)、結(jié)構(gòu)設(shè)計(jì)、軟件設(shè)計(jì)等設(shè)計(jì)活動(dòng)可以單獨(dú)存在，它依附于產(chǎn)品的其他設(shè)計(jì)活動(dòng)中。如果一定要對(duì)EMC設(shè)計(jì)活動(dòng)進(jìn)行分類，那么主要包括：

1）產(chǎn)品的EMC標(biāo)準(zhǔn)和需求分析；

2）產(chǎn)品機(jī)械結(jié)構(gòu)構(gòu)架的EMC設(shè)計(jì)，包括產(chǎn)品中的電纜部分的設(shè)計(jì)；

3）電路原理圖的EMC設(shè)計(jì)；

4）PCB的EMC設(shè)計(jì)；

5）EMC測(cè)試過(guò)程中出現(xiàn)問(wèn)題的改進(jìn)

3.ESD防護(hù)

1）傳導(dǎo)性ESD防護(hù)

對(duì)靜電電流在電路中防護(hù)主要使用一些保護(hù)器件，在敏感器件前端構(gòu)成保護(hù)電路，引導(dǎo)或耗散電流。此類保護(hù)器件有：陶瓷電容，壓敏電阻，TVS管等。

2）輻射性ESD防護(hù)

對(duì)于靜電產(chǎn)生的場(chǎng)對(duì)敏感電路產(chǎn)生影響，防護(hù)方法主要是盡量減少場(chǎng)的產(chǎn)生和能量，通過(guò)結(jié)構(gòu)的改善增加防護(hù)能力，對(duì)敏感線路實(shí)施保護(hù)。對(duì)場(chǎng)的保護(hù)通常比較困難，在改良實(shí)踐中探索出了一種叫做等位體的方法。通過(guò)有效地架接，是殼體形成電位相同體，抑制放電。事實(shí)證明此種方式有效易于實(shí)施。

防護(hù)靜電的一般方法有許多，包括減少靜電的積累；使產(chǎn)品絕緣，防止靜電發(fā)生；對(duì)敏感線路提供支路分流靜電電流；對(duì)放電區(qū)域的電路進(jìn)行屏蔽；減少環(huán)路面積以保護(hù)電路免受靜電放電產(chǎn)生的磁場(chǎng)的影響。有針對(duì)直接放電的，也有針對(duì)關(guān)聯(lián)場(chǎng)的耦合。

七、信號(hào)完整性SI-Signal Integrity

信號(hào)完整性是指信號(hào)在信號(hào)線上的質(zhì)量。

信號(hào)具有良好的信號(hào)完整性是指當(dāng)在需要的時(shí)候，具有所必需達(dá)到的電壓電平數(shù)值。差的信號(hào)完整性不是由某一單一因素導(dǎo)致的，而是板級(jí)設(shè)計(jì)中多種因素共同引起的。主要的信號(hào)完整性問(wèn)題包括反射、振蕩、地彈、串?dāng)_等。

常見(jiàn)信號(hào)完整性問(wèn)題及解決方法問(wèn)題

1.反射Reflection

反射就是在傳輸線上的回波。信號(hào)功率（電壓和電流）的一部分傳輸?shù)骄€上并達(dá)到負(fù)載處，但是有一部分被反射了。如果源端與負(fù)載端具有相同的阻抗，反射就不會(huì)發(fā)生了。

源端與負(fù)載端阻抗不匹配會(huì)引起線上反射，負(fù)載將一部分電壓反射回源端。如果負(fù)載阻抗小于源阻抗，反射電壓為負(fù)，反之，如果負(fù)載阻抗大于源阻抗，反射電壓為正。布線的幾何形狀、不正確的線端接、經(jīng)過(guò)連接器的傳輸及電源平面的不連續(xù)等因素的變化均會(huì)導(dǎo)致此類反射。

2.串?dāng)_Crosstalk

串?dāng)_是兩條信號(hào)線之間的耦合，信號(hào)線之間的互感和互容引起線上的噪聲。容性耦合引發(fā)耦合電流，而感性耦合引發(fā)耦合電壓。PCB板層的參數(shù)、信號(hào)線間距、驅(qū)動(dòng)端和接收端的電氣特性及線端接方式對(duì)串?dāng)_都有一定的影響。

3.過(guò)沖Overshoot和下沖Undershoot

過(guò)沖就是第一個(gè)峰值或谷值超過(guò)設(shè)定電壓——對(duì)于上升沿是指最高電壓而對(duì)于下降沿是指最低電壓。下沖是指下一個(gè)谷值或峰值。過(guò)分的過(guò)沖能夠引起保護(hù)二極管工作，導(dǎo)致過(guò)早地失效。過(guò)分的下沖能夠引起假的時(shí)鐘或數(shù)據(jù)錯(cuò)誤（誤操作）。

4.振蕩Ringing和 環(huán)繞振蕩Rounding

振蕩的現(xiàn)象是反復(fù)出現(xiàn)過(guò)沖和下沖。信號(hào)的振蕩和環(huán)繞振蕩由線上過(guò)度的電感和電容引起，振蕩屬于欠阻尼狀態(tài)而環(huán)繞振蕩屬于過(guò)阻尼狀態(tài)。信號(hào)完整性問(wèn)題通常發(fā)生在周期信號(hào)中，如時(shí)鐘等，振蕩和環(huán)繞振蕩同反射一樣也是由多種因素引起的，振蕩可以通過(guò)適當(dāng)?shù)亩私佑枰詼p小，但是不可能完全消除。

5.地電平面反彈噪聲和回流噪聲

在電路中有大的電流涌動(dòng)時(shí)會(huì)引起地平面反彈噪聲（簡(jiǎn)稱為地彈），如大量芯片的輸出同時(shí)開(kāi)啟時(shí)，將有一個(gè)較大的瞬態(tài)電流在芯片與板的電源平面流過(guò)，芯片封裝與電源平面的電感和電阻會(huì)引發(fā)電源噪聲，這樣會(huì)在真正的地平面（0V）上產(chǎn)生電壓的波動(dòng)和變化，這個(gè)噪聲會(huì)影響其它元器件的動(dòng)作。負(fù)載電容的增大、負(fù)載電阻的減小、地電感的增大、同時(shí)開(kāi)關(guān)器件數(shù)目的增加均會(huì)導(dǎo)致地彈的增大。

由于地電平面（包括電源和地）分割，例如地層被分割為數(shù)字地、模擬地、屏蔽地等，當(dāng)數(shù)字信號(hào)走到模擬地線區(qū)域時(shí)，就會(huì)產(chǎn)生地平面回流噪聲。同樣電源層也可能會(huì)被分割為2.5V，3.3V，5V等。所以在多電壓PCB設(shè)計(jì)中，地電平面的反彈噪聲和回流噪聲需要特別關(guān)心。

6.時(shí)域Time Domain和頻域Frequency Domain

時(shí)域（time domain）是以時(shí)間為基準(zhǔn)的電壓或電流的變化的過(guò)程，可以用示波器觀察到。它通常用于找出管腳到管腳的延時(shí)（delays）、偏移（skew）、過(guò)沖（overshoot）、、下沖（undershoot）以及建立時(shí)間（settling times）。

頻域（frequency domain）是以頻率為基準(zhǔn)的電壓或電流的變化的過(guò)程，可以用頻譜分析儀觀察到。它通常用于波形與FCC和其它EMI控制限制之間的比較。

7.阻抗Impedance

阻抗是傳輸線上輸入電壓對(duì)輸入電流的比率值（Z0=V/I）。當(dāng)一個(gè)源送出一個(gè)信號(hào)到線上，它將阻礙它驅(qū)動(dòng)，直到2*TD時(shí)，源并沒(méi)有看到它的改變，在這里TD是線的延時(shí)（delay）。

8.建立時(shí)間Settling Time

建立時(shí)間就是對(duì)于一個(gè)振蕩的信號(hào)穩(wěn)定到指定的最終值所需要的時(shí)間。

9.管腳到管腳Pin-To-Pin的延時(shí)Delay

管腳到管腳延時(shí)是指在驅(qū)動(dòng)器端狀態(tài)的改變到接收器端狀態(tài)的改變之間的時(shí)間。這些改變通常發(fā)生在給定電壓的50%，最小延時(shí)發(fā)生在當(dāng)輸出第一個(gè)越過(guò)給定的閾值（threshold），最大延時(shí)發(fā)生在當(dāng)輸出最后一個(gè)越過(guò)電壓閾值（threshold） ，測(cè)量所有這些情況。

10.偏移Skew

信號(hào)的偏移是對(duì)于同一個(gè)網(wǎng)絡(luò)到達(dá)不同的接收器端之間的時(shí)間偏差。偏移還被用于在邏輯門上時(shí)鐘和數(shù)據(jù)達(dá)到的時(shí)間偏差。

11.斜率Slew Rate

Slew rate就是邊沿斜率（一個(gè)信號(hào)的電壓有關(guān)的時(shí)間改變的比率）。I/O 的技術(shù)規(guī)范 （如PCI）狀態(tài)在兩個(gè)電壓之間，這就是斜率（slew rate），它是可以測(cè)量的。

12.靜態(tài)線Quiescent Line

在當(dāng)前的時(shí)鐘周期內(nèi)它不出現(xiàn)切換。另外也被稱為 “stuck-at” 線或static線。串?dāng)_（Crosstalk）能夠引起一個(gè)靜態(tài)線在時(shí)鐘周期內(nèi)出現(xiàn)切換。

13.假時(shí)鐘False Clocking

假時(shí)鐘是指時(shí)鐘越過(guò)閾值（threshold）無(wú)意識(shí)地改變了狀態(tài)（有時(shí)在VIL 或VIH之間）。通常由于過(guò)分的下沖（undershoot）或串?dāng)_（crosstalk）引起。

14.IBIS模型

IBIS（Input/Output Buffer Information Specification）模型是一種基于V/I曲線的對(duì)I/O BUFFER快速準(zhǔn) 確建模的方法，是反映芯片驅(qū)動(dòng)和接收電氣特性的一種國(guó)際標(biāo)準(zhǔn)，它提供一種標(biāo)準(zhǔn)的文件格式來(lái)記錄如驅(qū)動(dòng)源輸出阻抗、上升/下降時(shí)間及輸入負(fù)載等參數(shù)，非常適合做振蕩和串?dāng)_等高頻效應(yīng)的計(jì)算與仿真。

八、TTL電平和CMOS電平

1，TTL電平：

工作電壓：通常為5V。

高電平：輸出高電平通常大于2.4V，輸入高電平大于2.0V。

低電平：輸出低電平通常小于0.4V，輸入低電平小于0.8V。

特點(diǎn)：TTL電路速度快，傳輸延遲時(shí)間短（5-10ns），但功耗較大。

2，CMOS電平

工作電壓：范圍較廣，通常在3V到15V之間。

高電平：輸出高電平接近電源電壓（Vcc），輸入高電平大于0.7*Vcc。

低電平：輸出低電平接近0V，輸入低電平小于0.3*Vcc。

特點(diǎn)：CMOS電路功耗低，靜態(tài)功耗幾乎為零，但速度較慢，傳輸延遲時(shí)間長(zhǎng)（25-50ns）。

3，TTL和COMS電路比較

電壓范圍：TTL電平固定在5V，而CMOS電平范圍更廣。

噪聲容限：CMOS電平的噪聲容限更大，抗干擾能力更強(qiáng)。

功耗：TTL電路功耗較大，CMOS電路功耗較低。

速度：TTL電路速度快，CMOS電路速度相對(duì)較慢

4、COMS電路的使用注意事項(xiàng)

1）COMS電路時(shí)電壓控制器件，它的輸入總抗很大，對(duì)干擾信號(hào)的捕捉能力很強(qiáng)。所以，不用的管腳不要懸空，要接上拉電阻或者下拉電阻，給它一個(gè)恒定的電平。

2）輸入端接低內(nèi)阻的信號(hào)源時(shí)，要在輸入端和信號(hào)源之間要串聯(lián)限流電阻，使輸入的電流限制在1mA之內(nèi)。

3）當(dāng)接長(zhǎng)信號(hào)傳輸線時(shí)，在COMS電路端接匹配電阻。

4）當(dāng)輸入端接大電容時(shí)，應(yīng)該在輸入端和電容間接保護(hù)電阻。電阻值為R=V0/1mA.V0是外界電容上的電壓。

5）COMS的輸入電流超過(guò)1mA，就有可能燒壞COMS。

九、DFX分析方法

1，DFX分析概述

DFX是Design for X (面向產(chǎn)品生命周期各環(huán)節(jié)的設(shè)計(jì))的縮寫，其中X代表產(chǎn)品生命周期的某一環(huán)節(jié)或特性，主要包括：

可制造性設(shè)計(jì)DFM——Design forManufacturability；

可裝配性設(shè)計(jì) DFA------Design for Assembly；

可靠性設(shè)計(jì) DFR------Designfor Reliability；

可服務(wù)性設(shè)計(jì) DFS Design for Serviceability；

可測(cè)試性設(shè)計(jì) DFT Designfor Test；

面向環(huán)保的設(shè)計(jì) DFE------Design for Environment 等。

附錄一 LDO使用之熱阻考慮

1.LDO電源芯片的選型一

在通常的LDO設(shè)計(jì)中，熱阻參數(shù)的考慮常常被忽略。但是，該參數(shù)對(duì)電源系統(tǒng)的影響卻是很大的，因?yàn)長(zhǎng)DO的該參數(shù)若是選擇不當(dāng)，就容易造成LDO芯片功耗過(guò)大、過(guò)熱而進(jìn)入熱保護(hù)狀態(tài)，導(dǎo)致電源斷電。

最近在一個(gè)系統(tǒng)的電源芯片的選型中（系統(tǒng)輸入為3.3V，需要得到1.8V的電壓，該1.8V所需最大電流250mA左右），為了減小紋波對(duì)系統(tǒng)性能的影響，考慮用LDO來(lái)進(jìn)行電壓轉(zhuǎn)換，最初選擇了Sipex一個(gè)LDO（SP6205EM5-ADJ，SOT-23-5）。

該芯片的主要參數(shù)為：2.7V~5.5V的電壓輸入范圍；500mA電流輸出；輸出電壓可調(diào)；具有限流和熱保護(hù)功能等。

咋一看，該電源芯片可滿足系統(tǒng)需求，250mA的所需電流用500mA也是余量足夠了。但與同事討論，其說(shuō)該芯片根本達(dá)不到500mA的輸出電流，因?yàn)槠錈嶙栎^高。于是，我開(kāi)始詳細(xì)的閱讀該芯片Datasheet，發(fā)現(xiàn)其確實(shí)存在該問(wèn)題。

以下討論都是以該芯片的SOT-23-5封裝為例說(shuō)明。

Thermal Resistance：SOT-23-5（QJA）：191 ℃/W

DFN-8（QJA）：59 ℃/W

最大功率消耗為：PD(max) = （TJ(max)-TA）/ θJA，其中，TJ為節(jié)點(diǎn)溫度，TA為環(huán)境溫度，θJA為熱阻。

當(dāng)芯片超過(guò)了最大允許功耗時(shí)，節(jié)點(diǎn)溫度會(huì)過(guò)高，從而芯片進(jìn)入熱保護(hù)模式。

SP6205-ADJ（SOT-23-5封裝）的最大功耗為：

PD(max) = ( 125℃ – 25℃ ) / (191 ℃/W) = 523 mW

實(shí)際工作過(guò)程中，芯片功耗為：

PD = ( Vin – Vout)*Iout + Vin * IGND

通常，IGND為uA級(jí)（比如：SP6205在500mA輸出時(shí)的IGND=0.35mA），若要求不是特別精確，基本可忽略Vin*IGND該項(xiàng)的影響。

因此，芯片實(shí)際工作時(shí)的功耗必須限制在最大允許功耗范圍內(nèi)，超過(guò)PD(max)則芯片進(jìn)入熱保護(hù)模式。

根據(jù)式（1），我們就可以算出以下參數(shù)：

（a）在已知輸入輸出壓差的條件下，得出最大輸出電流

例如：輸入電壓5V，輸出電壓3V，則：

523mW = (5V – 3V)*I(load(max)) + 5V * 0.35mA，

則 I(load(max)) = 260.6mA。

（b）在已知負(fù)載電流的條件下，得出輸入輸出允許最大壓差

例如：輸出電壓為3V，負(fù)載電流為400mA，則：

523mW = （Vin – 3V）* 400mA + Vin * 0.35mA，

則 Vin(max) = 4.3V，△Vmax=1.3V。

所以，在LDO電源芯片選型的過(guò)程中，應(yīng)該根據(jù)實(shí)際情況的需求，認(rèn)真考慮其熱阻參數(shù)。

回到本文開(kāi)頭說(shuō)提到的系統(tǒng)需求，計(jì)算得到的實(shí)際最大輸出電流為：I(load(max)) = 347mA。與芯片500mA的輸出電流相比，電流余量大大降低了。而且，該電流最大值是在環(huán)境溫度25℃理想情況下計(jì)算得到的，隨著工作時(shí)間的推移，芯片的溫度會(huì)逐漸升高，該輸出電流的最大值還會(huì)進(jìn)一步降低。其500mA的輸出電流只有在輸入輸出壓差1V以內(nèi)、室溫25℃的情況下才可以得到。

從以上分析可見(jiàn)，LDO的熱阻參數(shù)對(duì)其它參數(shù)（如輸出電流、輸入輸出壓差等）是有較大影響的，必須予以考慮。選型時(shí)應(yīng)盡量選擇熱阻小的芯片或封裝，尤其是同一型號(hào)芯片的不同封裝，其熱阻會(huì)相差較大，比如以上電源芯片SP6205的DFN-8封裝，其熱阻就只有59℃/W，較之SOT-23-5封裝的191℃/W小了不少。

2.LDO電源芯片的選型二

LDO芯片的主要有：輸出電壓、最大輸出電流、輸入輸出電壓差、 負(fù)載調(diào)整率、線性調(diào)整率、電源抑制比PSRR。在芯片選型時(shí)這些都需要進(jìn)行對(duì)比擇優(yōu)而選之，

例：現(xiàn)有一個(gè)輸出1.2V，負(fù)載電流為0.4A的應(yīng)用，有兩個(gè)芯片作為備選方案：ADM7171和AMS1117-1.2。主要參數(shù)對(duì)比如文章最后表格，可以看出二者各有優(yōu)劣。

下面我們根據(jù)最重要的一條來(lái)決定兩個(gè)芯片誰(shuí)更適合本應(yīng)用設(shè)計(jì)----最高工作溫度下的芯片晶元結(jié)溫。

一般LDO電源芯片功耗Pd = [(Vin–Vout)*Iload]+( Vin*Ignd)，其中Vin為芯片電源輸入電壓、Vout為芯片輸出電壓、Iload為負(fù)載電流、Ignd為接地電流，通常Ignd可忽略不計(jì)。Pd = (Vin–Vout)*Iload。

查找手冊(cè)確定芯片的熱阻，ADM7171如圖4，AMS1117-1.2如圖5。

圖4 ADM7171 熱阻

圖5-1 AMS1117熱阻

圖5-2 AMS1117熱阻表

根據(jù)table1，按最低55℃/W計(jì)算。

LDO芯片晶元結(jié)溫計(jì)算公式為：Tj=Ta+(Pd*θja)，其中Tj：晶元結(jié)溫，Ta：環(huán)境溫度，θja：芯片熱阻。假設(shè)系統(tǒng)電源為3.3V，這里按工業(yè)產(chǎn)品最高工作85℃。根據(jù)芯片功耗及熱阻，計(jì)算在最高溫度時(shí)芯片晶元結(jié)溫：

ADM7171：Tj=85℃+(0.84W*36℃/W)=115℃，與最大工作結(jié)溫相差10℃。

AMS1117：Tj=85℃+(0.84W*55℃/W)=136℃，超過(guò)最大工作結(jié)溫11℃。

顯然ADM7171更能滿足高溫工作的性能。

（2）LDO電源芯片電路設(shè)計(jì)

雖然ADM7171是較為合適的選擇，但結(jié)溫降額只有10℃，從長(zhǎng)期工作可靠性角度來(lái)講還是有些不滿足要求。在系統(tǒng)電源為3.3V的情況下，可以在ADM7171的電源輸入串入一個(gè)二極管，如圖6，使Pd = [(Vin–Vout)*Iload]中的Vin–Vout差值進(jìn)一步降低。

圖6 最終電路圖

圖7為1N5819二極管手冊(cè)。正向壓降為0.55V，此時(shí)Tj=85℃+((3.3-0.55-1.2)0.4*36℃/W)=(0.62W*36℃/W)=107℃。此時(shí)二極管通過(guò)電流為I= (Po+Pd)/Uin=(1.2*0.4+0.62)/(3.3-0.55)=0.4A為1N5819正向?qū)娏鞯囊话?，符合工業(yè)產(chǎn)品降額要求。

圖7-1 二極管正向電流

圖7-2 二極管正向壓降