前言

射頻濾波器是一種用于選擇性地允許某些頻率通過而阻擋其他頻率的電子設(shè)備。它們在通信系統(tǒng)、雷達、無線網(wǎng)絡(luò)和其他高頻應(yīng)用中起著至關(guān)重要的作用。

在實際項目設(shè)計中，在確定射頻濾波器幾何結(jié)構(gòu)設(shè)計參數(shù)前，都需要根據(jù)濾波器的設(shè)計參數(shù)確定濾波器的理論等效電路架構(gòu)，工程師可根據(jù)相關(guān)成熟的理論公式進行初步的設(shè)計，但實際項目中，不同的應(yīng)用場景對濾波器性能都有不同的要求，此時用戶需要使用原理圖工具進行射頻濾波器電路架構(gòu)的靈活搭建，并進行參數(shù)化處理實現(xiàn)耦合系數(shù)的優(yōu)化及提取，用于指導(dǎo)3D模型的設(shè)計。

XDS平臺簡介

芯和半導(dǎo)體XDS是面向射頻系統(tǒng)的設(shè)計及仿真的軟件平臺，它集成了電路、電磁場（矩量法、有限元）的求解仿真功能，亦可進行場路協(xié)同仿真及高級優(yōu)化分析，為客戶在電路、電磁、系統(tǒng)等提供更好的設(shè)計指導(dǎo)及項目前期的可行性評估、風險的規(guī)避。

XDS射頻濾波器耦合系數(shù)優(yōu)化提取

本文案例以腔體濾波器為例，主要介紹如何使用XDS平臺完成4/5G的Band3下行頻段的腔體濾波器的原理圖設(shè)計及其耦合系數(shù)優(yōu)化提取的操作過程。

01電路拓撲的搭建

打開XDS后，選擇新建New Cell的新原理圖創(chuàng)建，軟件自動打開新的原理圖工程。

圖 1 創(chuàng)建新的原理圖工程

在原理圖右側(cè)窗口的ComponentLib中分別將并聯(lián)RLC模型及1/4波長傳輸線模型拖拽出來，如下兩圖所示。RLC并聯(lián)諧振電路在Lumped Component里面，1/4波長傳輸線模型在TML庫下的Ideal TML下。

圖 2 調(diào)用1/4波長傳輸線及RLC并聯(lián)諧振電路模型

為需要對模型進行參數(shù)化及相關(guān)參數(shù)化的公式計算，需要導(dǎo)入變量，并對變量進行賦值或者公式化的計算，在Edit中點擊VarEqn，點擊原理圖空白處即可完成變量模塊的添加，然后雙擊模塊在Name中填入變量，在Value中填入值或者公式，點擊“>>”圖標完成變量添加。最后在上述添加完的傳輸線或者RLC諧振電路中填入對應(yīng)變量，即可完成對電路模型的變量化定義。

圖 3 變量的添加并對電路模型參數(shù)化設(shè)置

對于1/4波長傳輸線模型，所有參數(shù)化模型配置如下圖4所示。GA/GB為端口特性阻抗50Ω的導(dǎo)納，J和K分別為耦合系數(shù)，傳輸線特性阻抗取J和K的倒數(shù)，1/4波長對應(yīng)頻率取Freq（為XDS軟件自帶的全局變量），Qes及Qel分別為外部端口與相鄰諧振腔組合后的外部Q值。

圖 4 1/4波長傳輸線模型及其變量設(shè)置

對于RLC并聯(lián)諧振電路，如下圖5所示，考慮變量Q可能為軟件的默認其它模塊全局變量的可能，因此將腔體自身的Q值變量定義為xQ，一般諧振腔Q值范圍在2000~4000，因此在這里設(shè)置為3000。Fn、Ln、Cn分別為各自諧振腔對應(yīng)的等效諧振頻率及LC值。

圖 5 RLC諧振電路模型及其變量設(shè)置

最后將上述模塊和變量集合后，如下圖全鏈路的搭建所示，各個變量的初始值為根據(jù)濾波器設(shè)計參數(shù)及理論計算出來的初始值。

圖 6 全鏈路搭建

02仿真優(yōu)化配置

全鏈路搭建完后，即可查看電路S參數(shù)，因此如下圖所示，添加S參數(shù)仿真項目，頻率從1.6到3GHz。

圖 7 添加S參數(shù)掃描仿真

由于理論計算的結(jié)果一般都有一定的偏差，未能達到實際項目的設(shè)計冗余，因此需要對相關(guān)變量進行優(yōu)化。首先需要進行變量優(yōu)化范圍的設(shè)置，在Simulation中，選擇Optimization標簽——即為自動優(yōu)化設(shè)置，然后對需要自動優(yōu)化的變量勾選Enable。

圖8所示，分別對5個諧振腔的諧振中心頻率Fn變量進行掃描范圍配置，用戶可根據(jù)自己經(jīng)驗設(shè)置掃描范圍，一般情況下取中心頻率的+/-10%左右。

圖 8 RLC諧振電路諧振頻率變量Fn掃描范圍配置

圖9：1/4波長傳輸線中的K和Qe掃描范圍，用戶可根據(jù)相關(guān)項目經(jīng)驗進行配置，一般情況下建議最小值配置為初始值的一半，最大值為初始值的2倍左右。

圖 9 1/4波長傳輸線的Qe及K系數(shù)變量掃描范圍設(shè)置

接下來是優(yōu)化配置項及優(yōu)化目標的添加，首先在左側(cè)項目管理窗口中選擇Optimetric中右鍵添加Optimization自動優(yōu)化配置項，然后雙擊打開配置項目，在彈出窗口的add中添加對應(yīng)反正目標的S參數(shù)，由于對濾波器的回損及插損的帶外抑制都有限制。因此對于帶內(nèi)的S11/S22在1805-1880MHz限制為小于-22dB（相比-20dB的設(shè)計指標預(yù)留2dB余量），帶外抑制S21在1600-1685MHz及2000-3000MHz頻段需要57dB以上的衰減，因此目標設(shè)置為小于-57dB，下圖中藍色實線框為對應(yīng)S參數(shù)下各頻率范圍設(shè)置。優(yōu)化算法選擇Newton算法，可在Setup中選擇對應(yīng)算法的迭代次數(shù)為100次，誤差為0，對應(yīng)不同的工程優(yōu)化算法可能不一，用戶需要根據(jù)實際情況，靈活調(diào)用優(yōu)化算法。

圖 10 自動優(yōu)化項目的配置

優(yōu)化項目配置完畢后，即可如下圖所示右鍵選擇仿真，并點擊開始按鈕，XDS會自動根據(jù)上述變量的范圍進行自動的掃描計算，在彈出窗口中會分別顯示對應(yīng)不同目標當前優(yōu)化值及限制門限值，軟件根據(jù)Cost值去自動判斷是否達標且停止優(yōu)化。下圖中，Cost值達到0后，自動優(yōu)化自動停止，并點擊Update Design后，軟件會將自動優(yōu)化完畢的變量值寫到原理圖變量中。

圖 11 自動優(yōu)化仿真

03優(yōu)化結(jié)果輸出

優(yōu)化完畢后，可在軟件中查看相關(guān)的S參數(shù)結(jié)果，用戶可以通過標記Mark值讀取對應(yīng)頻點的值?？蓮南聢D看出，結(jié)果均在自動優(yōu)化目標要求范圍內(nèi)。

圖 12 自動優(yōu)化仿真

下圖為軟件根據(jù)優(yōu)化結(jié)果，自動更新對應(yīng)變量的值，從而實現(xiàn)了耦合系數(shù)的優(yōu)化提取。用戶可根據(jù)相關(guān)的耦合系數(shù)值、外部Q值去完成腔體濾波器3D模型的設(shè)計，或者根據(jù)變量值的趨勢變化對3D模型進行調(diào)優(yōu)設(shè)計。

圖 13 自動優(yōu)化后更新的變量值

總結(jié)

本文主要介紹了如何使用XDS平臺完成射頻濾波器的原理圖參數(shù)化設(shè)計及其耦合系數(shù)優(yōu)化提取流程：用戶可根據(jù)理論對濾波器耦合系數(shù)進行初步的計算，利用XDS的原理圖模塊進行電路拓撲的搭建，在原理圖中可使用XDS提供的阻抗變換器、RLC并聯(lián)諧振器進行參數(shù)化設(shè)置。最后通過XDS原理圖的自動優(yōu)化功能，針對S參數(shù)目標值進行了參數(shù)化模型的自動掃參優(yōu)化。

XDS是面向射頻系統(tǒng)設(shè)計及仿真的軟件平臺，支持射頻系統(tǒng)原理圖的鏈路搭建及參數(shù)化建模，并可實現(xiàn)自動優(yōu)化、Tune、參數(shù)化掃描、蒙特卡洛等高級分析功能，可以幫設(shè)計工程師節(jié)省時間，縮短設(shè)計的周期，提高設(shè)計效率。

關(guān)于芯和半導(dǎo)體EDA

芯和半導(dǎo)體提供“半導(dǎo)體全產(chǎn)業(yè)鏈仿真EDA解決方案”，是新一代智能電子產(chǎn)品中設(shè)計高頻/高速電子組件的重要工具，擁有領(lǐng)先的2.5D/3D Chiplet先進封裝設(shè)計分析全流程的EDA平臺。產(chǎn)品涵蓋三大領(lǐng)域：：

芯片設(shè)計：匹配主流晶圓廠工藝節(jié)點，支持定制化PDK構(gòu)建需求，內(nèi)嵌豐富的片上器件模型，幫助用戶快速精準地實現(xiàn)建模與寄生參數(shù)提取。

封裝設(shè)計：集成多類封裝庫，提供通孔、走線和疊層的全棧電磁場仿真工具，為2.5D/3DIC先進封裝打造領(lǐng)先的統(tǒng)一仿真平臺，提高產(chǎn)品開發(fā)和優(yōu)化效率。

系統(tǒng)設(shè)計：基于完全自主產(chǎn)權(quán)的EDA仿真平臺，打通整機系統(tǒng)建模-設(shè)計-仿真-驗證-測試的全流程，助力用戶一站式解決高速高頻系統(tǒng)中的信號完整性、電源完整性、熱和應(yīng)力等設(shè)計問題。

關(guān)于芯和半導(dǎo)體

芯和半導(dǎo)體是一家從事電子設(shè)計自動化（EDA）軟件工具研發(fā)的高新技術(shù)企業(yè)，以仿真驅(qū)動設(shè)計，提供覆蓋IC、封裝到系統(tǒng)的具備完全自主知識產(chǎn)權(quán)的全產(chǎn)業(yè)鏈 EDA 解決方案，支持SoC先進工藝與Chiplet先進封裝，致力于賦能和加速新一代高速高頻智能電子產(chǎn)品的設(shè)計，已在5G、智能手機、物聯(lián)網(wǎng)、人工智能和數(shù)據(jù)中心等領(lǐng)域得到廣泛應(yīng)用。

芯和半導(dǎo)體創(chuàng)建于2010年，現(xiàn)已榮獲國家級專精特新小巨人企業(yè)、國家科技進步獎一等獎，公司運營及研發(fā)總部位于上海張江，在蘇州、武漢、西安和深圳設(shè)有研發(fā)分中心，在北京、深圳、成都、西安、美國硅谷設(shè)有銷售和技術(shù)支持部門。