1. 電路知識(shí)

1.1.驅(qū)動(dòng)能力

IC是數(shù)字邏輯芯片，其輸出的是邏輯電平。邏輯電平0表示輸出電壓低于閾值電壓，邏輯1表示輸出電壓高于閾值電壓。負(fù)載則是被驅(qū)動(dòng)的電路或元件，負(fù)載大小則指負(fù)載的電阻大小。

驅(qū)動(dòng)能力主要表現(xiàn)在幾個(gè)方面：

負(fù)載能力：負(fù)載過大表現(xiàn)為外部負(fù)載的阻值過小，在電壓不變的情況下，過小的阻值會(huì)導(dǎo)致電流過大，可能會(huì)燒壞器件。負(fù)載過小，表現(xiàn)為外部負(fù)載的阻值達(dá)大，在電壓不變的情況下，過大的阻值會(huì)導(dǎo)致電流過小，信號(hào)會(huì)延遲和衰減。負(fù)載能力表現(xiàn)為其電流大小范圍，所以外部負(fù)載大小必須合理設(shè)計(jì)。

扇出(Fan-out)能力：表現(xiàn)為可以驅(qū)動(dòng)多少個(gè)外部端口。

響應(yīng)速度：信號(hào)上長下降的時(shí)間，這也決定了信號(hào)工作頻率的最大值。

1.2.邏輯電平

邏輯電平是指在數(shù)字電路中表示邏輯狀態(tài)（0或1）的電壓或電位。它用于確定信號(hào)的“低”和“高”狀態(tài)，以便進(jìn)行邏輯運(yùn)算和數(shù)據(jù)處理。

TTL（Transistor-Transistor Logic）電平：TTL是一種廣泛使用的邏輯電平標(biāo)準(zhǔn)，TTL電路通常需要5伏特的供電電源，閾值電壓通常為2V。

CMOS（Complementary Metal-Oxide-Semiconductor）是一種常見的邏輯電平標(biāo)準(zhǔn)，廣泛應(yīng)用于數(shù)字集成電路和數(shù)字系統(tǒng)中。CMOS電平使用的是互補(bǔ)的MOSFET（金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)晶體管）來表示邏輯狀態(tài)。CMOS的工作電壓為5V、3.3V、1.8V、1.2V甚至更低。CMOS電平是現(xiàn)代IC的主流電平。CMOS電平的閾值電壓一般為工作電壓的一半。

1.3.輸出狀態(tài)

I/O的引腳輸出狀態(tài)除了高低電平兩種狀態(tài)之外，還有一個(gè)高阻狀態(tài)(意味著阻值非常大,極限是懸空無窮大)。高阻狀態(tài)在集成電路也被叫做Z態(tài)，其電平可能高也可能低，是受外部電路影響的。高阻態(tài)是一種輸入狀態(tài)，用來接收外部輸入信息。

1.4.GPIO

芯片內(nèi)存的輸入電路一般是使用施密特觸發(fā)器實(shí)現(xiàn)的，其作用是當(dāng)輸入電平高于閾值電壓時(shí)，其輸出一個(gè)穩(wěn)定的高電平，當(dāng)輸入電平低于閾值電壓時(shí)，其輸出一個(gè)穩(wěn)定的低電平。下圖不IC輸入電路示意圖：

GPIO（General-purpose input/output），通用目的輸入輸出，指示IC的Pin可以用作輸出或輸入使用。

1.4.1.輸入模式

IO的輸入模式表示IO準(zhǔn)備用來接收外部信號(hào)的輸入，其有3種狀態(tài)。

高阻(High resistance)狀態(tài)，即IO引腳處于一種高阻值狀態(tài)，此狀態(tài)不穩(wěn)定，易受外部影響導(dǎo)致變高變低，不推薦使用。

上拉電阻(Pull-up resistor)，在輸入模式下將引腳通過一個(gè)電阻與電源相連，這樣就能夠保證引腳在默認(rèn)情況即位于高電平。上拉電阻(Pull-up resistor)，在輸入模式下將引腳通過一個(gè)電阻與電源相連，這樣就能夠保證引腳在默認(rèn)情況即位于高電平。因?yàn)镮C有內(nèi)阻，接入適合大小的上拉電阻，可以讓輸入引腳處電壓為3.3V。當(dāng)外部輸入低電平時(shí)，無論是否接上拉電阻，輸入電平都為0。上拉電阻也會(huì)在開漏輸出中使用，選擇合適的上拉電阻，可以提供相應(yīng)的高電平。如下圖，IIC總線上的SLC/SDA接了上拉電阻，這是因?yàn)镋EPROM的SCL/SDA要求空閑時(shí)為高電平。

下拉電阻(Pull-Down Resistor)，在輸入模式下，將引腳通過電阻連接到地，讓引腳的高阻態(tài)變?yōu)榈碗娖健?/p>

1.4.2.輸出模式

如下圖，是一個(gè)IC輸出引腳的內(nèi)部電路示意圖。通過控制2個(gè)MOS，理論上可以輸出4種狀態(tài)，但是Q1和Q2同時(shí)打開導(dǎo)通時(shí)，會(huì)造成短路異常。所以控制2個(gè)MOS管，可以輸出3種有效狀態(tài)。

推挽輸出（Push-Pull Output）：IO的驅(qū)動(dòng)是通過電流來表現(xiàn)的，電流向往流，表現(xiàn)為推(Push)，輸出高電平。當(dāng)電流往里流，表現(xiàn)為挽(Pull)，輸出低電平。推挽模式通過Q1打開Q2關(guān)閉、Q1關(guān)閉Q2打開來實(shí)現(xiàn)輸出高電平和低電平。高電平和低電平組成推挽輸出。

開漏輸出（Open-Drain Output）：假如IC的輸出高電平為5V，而外設(shè)器件只支持3.3V。推挽輸出的高電平可能導(dǎo)致外設(shè)器件燒壞，此時(shí)可以使用開漏輸出。MOS管Q1關(guān)閉和Q2打開，此時(shí)可以正常輸出低電平。MOS管Q1和Q2都關(guān)閉，此時(shí)引腳呈高阻態(tài)，此時(shí)在外部接入1個(gè)3.3V的上拉電阻，IO就可以輸出3.3V了。開漏模式下，可以通過外接不同電壓的上拉電阻來輸出不同的電平。低電平和高阻態(tài)組成開漏輸出。

1.5.濾波電路

在直接電路系統(tǒng)中，因?yàn)楦鞣N干擾或是整流不夠好，信號(hào)中依然會(huì)夾雜一些干擾波形。濾波電路就是為了去掉信號(hào)中的這些紋波干擾。濾波電路有非常多，常見的設(shè)計(jì)有電容濾波、電感濾波、復(fù)合濾波等。

1.5.1.電容濾波

電容器的特點(diǎn)是對(duì)直流電表現(xiàn)出的阻抗極大，相當(dāng)于不導(dǎo)通，對(duì)交流電，頻率越高阻抗越小。利用電容器的這個(gè)特點(diǎn)可以將混雜在直流信號(hào)中的交流信號(hào)給過濾出來。電阻和電容構(gòu)建的RC濾波器，有低通和高通濾波器之分，RC濾波器的截止頻率的計(jì)算公式為：F(cutoff)= 1 /(2πRC)。

RC低通濾波，通過上面的公式可以計(jì)算下面的RC濾波器的截止頻率1592Hz，只有低于這個(gè)頻率的信號(hào)才能輸出。

RC高通濾波，只有高于截止頻率的信號(hào)才能輸出。如麥克風(fēng)中會(huì)附加有直流信號(hào)，這是無效信號(hào)，可以用高通濾波過濾掉。

3. RC帶通濾波，即同時(shí)采用高通濾波和低通濾波，這樣就可以輸出指定頻率范圍內(nèi)的信號(hào)。

1.5.2.電感濾波

電感對(duì)頻率較低的信號(hào)具有較低的阻抗，而對(duì)高頻信號(hào)則表現(xiàn)出較高的阻抗。

截止頻率的計(jì)算公式為：fc = 1 /(2πRL))

RL低通濾波

2.RL高通濾波

1.5.3.復(fù)合濾波

復(fù)合濾波一般是指電容電感同時(shí)參與濾波，如LC帶通濾波，因?yàn)長,C并聯(lián)電路，電感和電容都是諧振頻率為f0，只有頻率為f0的信號(hào)可以通過LC帶通濾波器到下一級(jí)電路。

1.5.4.磁珠過濾

磁珠FB對(duì)高頻過濾有更好的效果，對(duì)電磁抑制效果好，并且其有更低的功耗，尺寸小巧，相比RC/RL過濾，磁珠在高溫高壓下的可靠性更高。C2和C3、C4均是去耦電容，去耦電容主要用于濾除電源波動(dòng)引起的高頻噪聲和紋波，穩(wěn)定電源，減少開關(guān)噪聲在電路板上的傳播，并防止電源攜帶的噪聲對(duì)電路構(gòu)成干擾。

1.5.5.電源去耦

電容有兩個(gè)特性儲(chǔ)能和濾波。電源在開頭的瞬間會(huì)有劇烈的變化，可能對(duì)IC有較大的影響。去耦電源通過其儲(chǔ)放電的特性，可以讓電源開關(guān)的時(shí)候變得更平緩，不會(huì)一瞬間完成，這個(gè)工作主要由10uF極性電容來完成。0.1uF的小電容，對(duì)高頻更敏感，主要是用來過濾高頻信號(hào)的。兩個(gè)電容都有儲(chǔ)能濾波的功能，只是側(cè)重點(diǎn)不同。

1.6.阻抗匹配

輸出與輸入電路的等效電阻如果不匹配，就會(huì)導(dǎo)致電壓電流分配的不均勻，進(jìn)而會(huì)導(dǎo)致信號(hào)變化的時(shí)候發(fā)生反射，增加干擾等等，這種現(xiàn)象在高速傳輸都號(hào)中尤其重要，因?yàn)楦咚賹?duì)信號(hào)的質(zhì)量要求更高。一般建議認(rèn)為在300MHz的信號(hào)速度下，需要考慮阻抗匹配。

阻抗匹配的方法：

PCB走線的寬度、形狀(彎角、直角等)、距離等都影響阻抗大小，通過綜合設(shè)計(jì)PCB的走線來實(shí)現(xiàn)阻抗匹配。

在數(shù)據(jù)線終端直接添加阻抗匹配電阻進(jìn)行匹配。

1.7.MOS管與繼電器

MOS管與繼電器都可以用于控制電路中的電流開關(guān)。

MOS管是通過控制柵極電壓來控制源極漏極導(dǎo)通實(shí)現(xiàn)對(duì)電流的開關(guān)，其響應(yīng)級(jí)別為納秒級(jí)，且其無機(jī)械部件，壽命可達(dá)上億次，體積小，功耗小，適用于低電流電路。

繼電器是通過電磁感應(yīng)原理來實(shí)現(xiàn)機(jī)械的開斷來實(shí)現(xiàn)對(duì)電流的開頭，其響應(yīng)級(jí)別多為毫秒級(jí)，且因?yàn)槭菣C(jī)械部件，壽命在百萬次(詳細(xì)參考說明書)，體積較大，功耗較大，高低負(fù)載電路均適用。

1.8.RS232和RS485

RS232和RS485包括接口與傳輸一整套電氣和機(jī)械規(guī)范。UART更多指IC內(nèi)部的一個(gè)模塊，作用是將內(nèi)部信號(hào)轉(zhuǎn)換為串口協(xié)議的接口，與外設(shè)進(jìn)行通信。PC端用于串口通信的接口，我們一般稱為COM口。

1.8.1.RS232

RS232（Recommended Standard 232）是一種物理接口標(biāo)準(zhǔn)，根據(jù)RS232規(guī)范，傳輸距離在15米以內(nèi)，常見的電壓級(jí)別如下：

邏輯1:在RS232中，邏輯1通常被定義為負(fù)電平（Negative Voltage Level）。具體的電壓范圍可以在-3V至-15V之間，其中約定更常見的是-12V作為邏輯1的電平。

邏輯0:邏輯0則被定義為正電平（Positive Voltage Level），電壓范圍一般在+3V至+15V之間，其中約定更常見的是+12V作為邏輯0的電平。

所以RS232與TTL電平不兼容，需要電平轉(zhuǎn)換器才能與支持TTL電平的設(shè)備通信。

1.8.2.RS485

RS485（Recommended Standard 485）是一種平衡式串行通信接口標(biāo)準(zhǔn)，主要用于工業(yè)自動(dòng)化和樓宇自動(dòng)化等需要長距離、高可靠性通信的應(yīng)用。它是一種差分通信協(xié)議，這意味著它使用兩根信號(hào)線（A和B）和一根接地線來傳輸數(shù)據(jù)，這樣可以讓信號(hào)更加穩(wěn)定，傳輸更遠(yuǎn)的距離，實(shí)際測(cè)試有達(dá)到幾千米。

邏輯“1”以兩線間的電壓差為+（2-6）V表示；

邏輯“0”以兩線間的電壓差為-（2-6）V表示。

所以, RS485與TTL電平兼容，不需要轉(zhuǎn)換即可以與支持TTL電平的設(shè)備通信。

線纜長度小于100米，支持最大傳輸速度達(dá)10 Mbps；線纜長度小于1000米，支持最大傳輸速度達(dá)1 Mbps；線纜長度小于10公里，支持最大傳輸速度達(dá)100Kbps。

RS485速度快，信號(hào)穩(wěn)定，可以用于總線傳輸。傳輸協(xié)議可以參考MODBUS協(xié)議，支持單播模式和廣播模式。

1.9.譯碼器

譯碼器的主要作用是將輸入的編碼信號(hào)轉(zhuǎn)換為對(duì)應(yīng)的輸出信號(hào)。如下圖38譯碼器（3-to-8 Decoder）是一種常見的數(shù)字邏輯電路，用于將3位二進(jìn)制輸入編碼信號(hào)轉(zhuǎn)換為8個(gè)輸出信號(hào)中的一個(gè)激活狀態(tài)。

1.10.UART、IIC和SPI

UART、IIC和SPI是常用的幾種外設(shè)通信協(xié)議，多數(shù)IC會(huì)自帶相關(guān)接口可以直接配置使用，如果沒有配置，可以通過軟件配置GPIO來實(shí)現(xiàn)通信。

1.10.1UART

UART（通用異步收發(fā)器），這是用于全雙工串行通信的最常見協(xié)議。UART一共用4根線，分別是數(shù)據(jù)發(fā)送線，數(shù)據(jù)接收線，VCC，GND。Vcc用于對(duì)外提供電源，一般可以不用。GND一般也可以不用，如果監(jiān)控設(shè)備和UART同時(shí)接入一臺(tái)電腦，GND可以不用接。如果監(jiān)控設(shè)備設(shè)備與UART不在同一臺(tái)電腦，需要接上GND作為參考地。

常用的UART是使用USB串口線，電腦安裝串口驅(qū)動(dòng)，就可以通過電腦串口設(shè)備與監(jiān)控設(shè)備通信。

波特率（Baud rate）是衡量串行通信速度的指標(biāo)，表示每秒傳輸?shù)奈粩?shù)或符號(hào)數(shù)。它表示在單位時(shí)間內(nèi)傳輸?shù)臄?shù)據(jù)量大小。例如，一個(gè)波特率為9600的UART通信表示每秒傳輸9600個(gè)位。

PL2303的串口轉(zhuǎn)USB按說明文檔最高支持1.2Mb/S，支持1152000的波特率。為了降低干擾，串口線盡量短一些。

通過UART讓PC與設(shè)備進(jìn)行通信，可以用于打印調(diào)試信息、控制設(shè)備、設(shè)備升級(jí)等。

1.10.2.IIC

IIC（Inter-Integrated Circuit）是一種串行通信協(xié)議，也被稱為I2C（Inter-IC）總線，設(shè)備的SDA和SLC采用開漏輸入，所以需要接上拉電阻。IIC是主從協(xié)議，EEPROM是支持IIC協(xié)議的從設(shè)備。高速 IIC 總線一般可達(dá) 400kbps 以上。

1.10.3.SPI

SPI（Serial Peripheral Interface）是一種高速、全雙工的總線協(xié)議。NOR Flash（非易失性存儲(chǔ)器閃存）可以通過SPI接口進(jìn)行通信。

2. 眼圖

2.1.概念

當(dāng)前計(jì)算機(jī)總線系統(tǒng)中，串行總線大行其道，有PCIe、USB、eMMC、UFC等。串行總線追求高速，對(duì)信號(hào)質(zhì)量要求更高。通過不停采樣大量超過一個(gè)周期的隨機(jī)信號(hào)疊加顯示，其圖形如同一個(gè)眼睛，所以這種圖形也被稱為眼圖(Eye Diagram/Eye Pattern)。眼圖一般用于高速信號(hào)完整性分析。

2.2.構(gòu)成

單個(gè)引腳的輸出電平受其前后電平的影響，所以其有8種可能情況。大量隨機(jī)采集的信號(hào)，就由這8種信號(hào)構(gòu)成，疊加顯示就如下面的眼圖。

2.3.質(zhì)量標(biāo)準(zhǔn)

除另有規(guī)定之外,下限和上限分別定為脈沖峰值幅度的10%和90%。

下降時(shí)間(Fall Time)：脈沖信號(hào)的下降時(shí)間是指從脈沖峰值幅度的90%下降到10%所經(jīng)歷的時(shí)間間隔。
上沖(Overshoot)：也叫過沖就是第一個(gè)峰值或谷值超過設(shè)定電壓，主要表現(xiàn)為一個(gè)尖端脈沖，并且能導(dǎo)致電路元器件的失效。

下沖(Undershoot)：是指下一個(gè)谷值或峰值。過分的過沖能夠引起保護(hù)二極管工作,導(dǎo)致過早地失效。過分的下沖能夠引起假的時(shí)鐘或數(shù)據(jù)錯(cuò)誤。

門限電平(Threshold/Crossing Percent)：是指在系統(tǒng)傳輸特性劣于某一特定誤碼率的情況下，收信機(jī)所能達(dá)到的最低接收電平。

由于多次信號(hào)的疊加，眼圖的信號(hào)線變粗，出現(xiàn)模糊(Blur)的現(xiàn)象。所以眼圖也反映了信號(hào)的噪聲和抖動(dòng)：在縱軸電壓軸上，體現(xiàn)為電壓的噪聲(Voltage Noise)；在橫軸時(shí)間軸上，體現(xiàn)為時(shí)域的抖動(dòng)(Jitter)。如下圖示。

一般會(huì)使用眼幅度、眼高度、品質(zhì)因子、眼圖交叉比等度量標(biāo)準(zhǔn)來分析眼圖質(zhì)量。

3. U盤電路

3.1.IC端

VCC和VCC3這兩個(gè)都是去耦電路，并且在其中加了磁珠，這樣可以更好地過濾高頻信號(hào)。并且磁珠的可靠性好，能夠提升電路的可靠性。

R2和R3是兩個(gè)阻抗匹配電阻，防止信號(hào)反射，提升高速數(shù)據(jù)信號(hào)質(zhì)量。

R4是一個(gè)上拉電阻。

R6是一個(gè)上拉電阻，并配置了一個(gè)發(fā)光二極管。

VCC、VCC3.3都接了1個(gè)小電壓主要用于過濾高頻信號(hào)的去耦電路。

3.2.Flash端

C122和C123用于電源去耦，提升電源質(zhì)量。R50、R51、R52、R53、R54均是上拉電阻，針對(duì)輸入式的IO提供默認(rèn)的高電平。