RM新时代网站-首页

0
  • 聊天消息
  • 系統(tǒng)消息
  • 評(píng)論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫(xiě)文章/發(fā)帖/加入社區(qū)
會(huì)員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識(shí)你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

臺(tái)積電分享 2nm 工藝深入細(xì)節(jié):功耗降低 35% 或性能提升15%!

半導(dǎo)體芯科技SiSC ? 來(lái)源:IEEE ? 作者:IEEE ? 2024-12-16 09:57 ? 次閱讀

來(lái)源:IEEE

臺(tái)積電在本月早些時(shí)候于IEEE國(guó)際電子器件會(huì)議(IEDM)上公布了其N2(2nm級(jí))制程的更多細(xì)節(jié)。該新一代工藝節(jié)點(diǎn)承諾實(shí)現(xiàn)24%至35%的功耗降低或15%的性能提升(在相同電壓下),同時(shí)其晶體管密度是上一代3nm制程的1.15倍。這些顯著優(yōu)勢(shì)主要得益于臺(tái)積電的全柵極(Gate-All-Around, GAA)納米片晶體管、N2 NanoFlex設(shè)計(jì)技術(shù)協(xié)同優(yōu)化(DTCO)能力,以及IEDM會(huì)上詳述的其他創(chuàng)新。

wKgZO2dfiPmAEH2xAACosPLivTc147.jpg

全柵極納米片晶體管允許設(shè)計(jì)師調(diào)整通道寬度,以在性能和功耗效率之間實(shí)現(xiàn)平衡。此外,臺(tái)積電的N2制程引入了N2 NanoFlex DTCO,使設(shè)計(jì)師能夠開(kāi)發(fā)面積最小且功耗效率優(yōu)化的短單元,或者性能優(yōu)化的高單元。這項(xiàng)技術(shù)還包括六種閾值電壓級(jí)別(6-Vt),覆蓋200mV范圍,通過(guò)臺(tái)積電第三代基于偶極子的整合技術(shù)實(shí)現(xiàn),涵蓋n型和p型偶極子。

N2的技術(shù)亮點(diǎn):

N2在工藝和器件層面引入的創(chuàng)新不僅通過(guò)優(yōu)化片厚、結(jié)、摻雜激活和應(yīng)力工程提高了晶體管驅(qū)動(dòng)電流,還通過(guò)降低有效電容(Ceff)實(shí)現(xiàn)了業(yè)界領(lǐng)先的能效。這些優(yōu)化共同帶來(lái)了N型和P型納米片晶體管分別約70%和110%的I/CV速度提升。

wKgZPGdfiPmATn5VAACYBMJVKu8650.jpg

wKgZO2dfiPqABXMVAABTXVobNU0860.jpg

wKgZPGdfiPqASzkHAACJaW4gTJw822.jpg

與FinFET相比,N2納米片晶體管在0.5V至0.6V的低電壓范圍內(nèi)提供了顯著更高的每瓦性能。工藝和器件優(yōu)化使時(shí)鐘速度提升約20%,同時(shí)在0.5V運(yùn)行時(shí)待機(jī)功耗降低約75%。此外,結(jié)合N2 NanoFlex和多種閾值電壓選項(xiàng)(Multi-Vt),進(jìn)一步增強(qiáng)了高邏輯密度下設(shè)計(jì)節(jié)能處理器的靈活性。

在靜態(tài)隨機(jī)存取存儲(chǔ)器(SRAM)方面,由于GAA納米片晶體管的閾值電壓波動(dòng)(Vt-sigma)更小,N2實(shí)現(xiàn)了大約38Mb/mm2的2nm SRAM密度,創(chuàng)下新紀(jì)錄。相較于基于FinFET的設(shè)計(jì),N2的最低運(yùn)行電壓(Vmin)對(duì)于高電流(HC)宏單元降低了約20mV,而高密度(HD)宏單元降低了30-35mV。這些改進(jìn)使SRAM在約0.4V的電壓下仍能夠穩(wěn)定地進(jìn)行讀寫(xiě)操作,同時(shí)保持高良率和可靠性。

導(dǎo)線和電路優(yōu)化:

除了新型晶體管外,N2制程采用全新的中間層(MoL)、后端層(BEOL)和遠(yuǎn)后端層(Far-BEOL)導(dǎo)線,電阻降低了20%,性能效率進(jìn)一步提升。N2的MoL引入了無(wú)阻擋層的鎢導(dǎo)線設(shè)計(jì),垂直柵極接觸電阻減少55%,振蕩器頻率提高約6.2%。此外,第一金屬層(M1)采用一次EUV曝光和單次蝕刻工藝(1P1E),減少了復(fù)雜性、掩模數(shù)量,并提高了整體工藝效率。臺(tái)積電表示,M1的1P1E工藝將標(biāo)準(zhǔn)單元電容降低了近10%,節(jié)省了多個(gè)EUV掩模。

N2還將金屬(My)和通孔(Vy)電阻降低了10%,并為高性能計(jì)算(HPC)應(yīng)用提供了超高性能MiM(SHP-MiM)電容器,其電容密度約為200fF/mm2,通過(guò)減少瞬態(tài)電壓下降(Voltage Droop),幫助實(shí)現(xiàn)更高的最大運(yùn)行頻率(Fmax)。

3D堆疊支持:

N2技術(shù)還引入了一種全新的銅RDL選項(xiàng),配備平整鈍化層和貫穿硅通孔(TSV),優(yōu)化用于正面對(duì)正面或正面對(duì)背面3D堆疊,SoIC鍵合間距為4.5μm,適用于人工智能AI)、高性能計(jì)算(HPC)甚至移動(dòng)設(shè)備設(shè)計(jì)。

投產(chǎn)時(shí)間:

臺(tái)積電計(jì)劃于2025年下半年開(kāi)始N2制程技術(shù)的量產(chǎn)。

聲明:本網(wǎng)站部分文章轉(zhuǎn)載自網(wǎng)絡(luò),轉(zhuǎn)發(fā)僅為更大范圍傳播。 轉(zhuǎn)載文章版權(quán)歸原作者所有,如有異議,請(qǐng)聯(lián)系我們修改或刪除。聯(lián)系郵箱:viviz@actintl.com.hk, 電話:0755-25988573

審核編輯 黃宇

聲明:本文內(nèi)容及配圖由入駐作者撰寫(xiě)或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場(chǎng)。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問(wèn)題,請(qǐng)聯(lián)系本站處理。 舉報(bào)投訴
  • 臺(tái)積電
    +關(guān)注

    關(guān)注

    44

    文章

    5632

    瀏覽量

    166406
  • 2nm
    2nm
    +關(guān)注

    關(guān)注

    1

    文章

    203

    瀏覽量

    4511
收藏 人收藏

    評(píng)論

    相關(guān)推薦

    臺(tái)2納米制程技術(shù)細(xì)節(jié)公布:性能功耗提升

    在近日于舊金山舉行的IEEE國(guó)際電子器件會(huì)議(IEDM)上,全球領(lǐng)先的晶圓代工企業(yè)臺(tái)揭曉了其備受期待的2納米(N2)制程技術(shù)的詳細(xì)規(guī)格。
    的頭像 發(fā)表于 12-19 10:28 ?105次閱讀

    臺(tái)2nm制成細(xì)節(jié)公布:性能提升15%,功耗降低35%

    的顯著進(jìn)步。 臺(tái)在會(huì)上重點(diǎn)介紹了其2納米“納米片(nanosheets)”技術(shù)。據(jù)介紹,相較于前代制程,N2制程在
    的頭像 發(fā)表于 12-18 16:15 ?79次閱讀

    臺(tái)首次公開(kāi)2nm!性能提升15%、功耗降低35%

    行業(yè)資訊
    北京中科同志科技股份有限公司
    發(fā)布于 :2024年12月17日 09:17:49

    臺(tái)2nm芯片試產(chǎn)良率達(dá)60%以上,有望明年量產(chǎn)

    了業(yè)界的普遍預(yù)期。 據(jù)悉,臺(tái)一直致力于在半導(dǎo)體制造技術(shù)的前沿進(jìn)行探索和創(chuàng)新,此次2nm芯片的成功試產(chǎn),再次證明了其在該領(lǐng)域的領(lǐng)先地位。臺(tái)
    的頭像 發(fā)表于 12-09 14:54 ?365次閱讀

    臺(tái)高雄2nm晶圓廠加速推進(jìn),預(yù)計(jì)12月啟動(dòng)裝機(jī)

    臺(tái)在高雄的2nm晶圓廠建設(shè)傳來(lái)新進(jìn)展。據(jù)臺(tái)媒最新報(bào)道,臺(tái)
    的頭像 發(fā)表于 09-26 15:59 ?428次閱讀

    臺(tái)2nm芯片助力 蘋(píng)果把大招留給了iPhone18

    有媒體爆料稱;蘋(píng)果公司的iPhone 17系列手機(jī)極大可能將無(wú)法搭載臺(tái)2nm前沿制程技術(shù)芯片,iPhone 17系列手機(jī)的處理器預(yù)計(jì)將沿用當(dāng)前的3
    的頭像 發(fā)表于 07-19 18:12 ?1705次閱讀

    臺(tái)2nm芯片研發(fā)迎新突破

    臺(tái)已經(jīng)明確了2nm工藝的量產(chǎn)時(shí)間表。預(yù)計(jì)試生產(chǎn)將于2024年下半年正式啟動(dòng),而小規(guī)模生產(chǎn)則將在2025年第二季度逐步展開(kāi)。
    的頭像 發(fā)表于 04-11 15:25 ?661次閱讀

    臺(tái)2nm芯片研發(fā)工作已步入正軌

    據(jù)悉,臺(tái)已明確其2nm工藝的量產(chǎn)時(shí)間表,計(jì)劃在2024年下半年進(jìn)行試產(chǎn),并在2025年第二季度逐步實(shí)現(xiàn)大規(guī)模生產(chǎn)。此外,
    的頭像 發(fā)表于 04-11 14:36 ?449次閱讀

    今日看點(diǎn)丨傳臺(tái)2nm制程加速安裝設(shè)備;吉利汽車(chē)新一代雷神混系統(tǒng)年內(nèi)發(fā)布

    )架構(gòu)量產(chǎn)暖身,預(yù)計(jì)寶山P1、P2及高雄三座先進(jìn)制程晶圓廠均于2025年量產(chǎn),并吸引蘋(píng)果、英偉達(dá)、AMD及高通等客戶爭(zhēng)搶產(chǎn)能。臺(tái)對(duì)此不發(fā)表評(píng)論。 ? 據(jù)此前報(bào)道,
    發(fā)表于 03-25 11:03 ?937次閱讀

    Marvell將與臺(tái)合作2nm 以構(gòu)建模塊和基礎(chǔ)IP

    Marvell將與臺(tái)合作2nm 以構(gòu)建模塊和基礎(chǔ)IP 張忠謀于1987年成立的臺(tái)灣積體電路制造股份有限公司,簡(jiǎn)稱:臺(tái)
    的頭像 發(fā)表于 03-11 16:32 ?867次閱讀

    蘋(píng)果2nm芯片曝光,性能提升10%-15%

    據(jù)媒體報(bào)道,目前蘋(píng)果已經(jīng)在設(shè)計(jì)2nm芯片,芯片將會(huì)交由臺(tái)代工。
    的頭像 發(fā)表于 03-04 13:39 ?1070次閱讀

    蘋(píng)果將成為首個(gè)采用其最新2nm工藝的客戶

    2nm工藝臺(tái)采用的革新性GAA(Gate-All-Around)技術(shù),在相同功耗下相比當(dāng)前
    的頭像 發(fā)表于 01-26 15:51 ?619次閱讀

    蘋(píng)果將搶先采用臺(tái)2nm工藝,實(shí)現(xiàn)技術(shù)獨(dú)享

    例如,盡管iPhone 15 Pro已發(fā)布四個(gè)月,A17 Pro仍在使用臺(tái)專有的3nm工藝。
    的頭像 發(fā)表于 01-26 09:48 ?568次閱讀

    臺(tái)2nm制程技術(shù)上展開(kāi)防守策略

    臺(tái)2nm技術(shù)是3nm技術(shù)的延續(xù)。一直以來(lái),臺(tái)
    發(fā)表于 01-25 14:14 ?488次閱讀

    蘋(píng)果欲優(yōu)先獲取臺(tái)2nm產(chǎn)能,預(yù)計(jì)2024年安裝設(shè)備生產(chǎn)

    有消息人士稱,蘋(píng)果期望能夠提前獲得臺(tái)1.4nm(A14)以及1nm(A10)兩種更為先進(jìn)的工藝
    的頭像 發(fā)表于 01-25 14:10 ?553次閱讀
    RM新时代网站-首页