RM新时代网站-首页

0
  • 聊天消息
  • 系統(tǒng)消息
  • 評論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

PCB 設(shè)計規(guī)則、層疊結(jié)構(gòu)的導(dǎo)入/導(dǎo)出

KiCad ? 來源:KiCad ? 作者:KiCad ? 2024-12-17 11:20 ? 次閱讀

每個公司都會有 PCB 設(shè)計規(guī)范,包括板層、設(shè)計規(guī)則等基本的要求。在 KiCad 中如何繼承、管理這些設(shè)計規(guī)范呢?

wKgZO2dg7w2AeK3MAAD-pUYJDkw024.png

電路板設(shè)置

我們先看下工程師必須關(guān)心的一些設(shè)置。打開電路板設(shè)置查看:

wKgZO2dg7w2AS7KTAABDFeksyd4234.png

物理疊層 首先需要關(guān)注的是“物理層疊”。在這里,你要選擇 PCB 的層數(shù)及層疊結(jié)構(gòu);如果需要做阻抗,還需要關(guān)注 Core 和 Prepreg 的 厚度:

wKgZO2dg7w2ATUYnAADl9e_33Yk517.png

最下方會計算出層疊的總厚度。注意,這一厚度應(yīng)與板廠常規(guī)使用的厚度吻合,比如 1.0mm,1.2mm,1.6mm,2.0mm等。 板層編輯器 再看一下板層編輯器,在這里您可以修改層的名字,如果你習(xí)慣了AD的叫法,可以把 F.Cu/B.Cu 改成 Top/Bottom。

wKgZO2dg7w2ATdwlAAC0R6jkTK4943.png

設(shè)計規(guī)則(約束)

在設(shè)計規(guī)則的約束頁面,定義了通用的規(guī)則,比如線寬/線距,各種孔的尺寸、板邊距等規(guī)則。

wKgZO2dg7w2AboFcAAEBHvJ3dWE085.png

預(yù)設(shè)尺寸

預(yù)設(shè)尺寸中可以定義常用的線寬、過孔以及差分對的尺寸:

wKgZO2dg7w6AfEncAAA2Eb_WSDU571.png

定義完成后可以在走線時直接選用,非常方便:

wKgZO2dg7w6AC-SjAADU8EGEioI058.png

淚滴

可以在這里定義默認(rèn)的淚滴形狀、規(guī)則等:

wKgZO2dg7w6AUl-xAAFPdcGtSlA810.png

長度調(diào)整規(guī)則

在這里定義 length tuning 時默認(rèn)的設(shè)置:

wKgZO2dg7w6ANP2jAAEVw2s1Z_w440.png

網(wǎng)絡(luò)

在這里可以定義習(xí)慣使用的網(wǎng)絡(luò)類名稱及設(shè)計約束,這樣調(diào)用不用每次新建 PCB 時都重復(fù)定義:

wKgZO2dg7w6AU6k7AAB5mB2YLVY968.png

關(guān)于如何定義網(wǎng)絡(luò)類可以參考:

KiCad 7中添加網(wǎng)絡(luò)類(一)

KiCad 7中添加網(wǎng)絡(luò)類(二)

怎么給差分信號定義網(wǎng)絡(luò)類?

自定義規(guī)則

基本約束無法實(shí)現(xiàn)的規(guī)則可以在這里通過語法定義:

wKgZO2dg7w-AWLM0AABakAb57FY453.png

點(diǎn)擊右上方的“語法幫助”,可以查看自定義規(guī)則的語法及實(shí)例。

也可以參考以下文章學(xué)習(xí)自定義規(guī)則:KiCad 自定義規(guī)則語法與應(yīng)用。

PCB 設(shè)置的保存與導(dǎo)出

在 KiCad 中要保存這些規(guī)則非常簡單粗暴,沒有特殊的導(dǎo)出按鍵。直接將 PCB 中的內(nèi)容清空,將 PCB 保存即可。這些設(shè)置會保存在 PCB 文件中。

設(shè)計規(guī)則、層疊導(dǎo)入

也非常簡單粗暴,打開“電路板設(shè)置”,點(diǎn)擊下方的“從另一個電路板設(shè)置...”: wKgZO2dg7w-AII_EAADphDKSYho951.png 在“導(dǎo)入設(shè)置”中,選確定需要導(dǎo)入的模板 PCB,然后勾選需要導(dǎo)入的內(nèi)容:

wKgZO2dg7w-ADvoIAABfib8tUOY599.png

所有在電路板設(shè)置中的選項(xiàng),都可以按照要求導(dǎo)入。

結(jié)束語

每位工程師都可以創(chuàng)建自己熟悉的層疊結(jié)構(gòu)和設(shè)計規(guī)則,每次設(shè)計新的PCB時直接導(dǎo)入即可。 對于需要阻抗匹配的高速設(shè)計,可以結(jié)合板層結(jié)構(gòu)和阻抗要求,計算出每個信號層相應(yīng)網(wǎng)絡(luò)的線寬,并定義在網(wǎng)絡(luò)類中。這樣可以大大提高設(shè)計的統(tǒng)一性、準(zhǔn)確性,減小出錯的概率,提高效率!

注意:如果想第一時間收到 KiCad 內(nèi)容推送,請點(diǎn)擊下方的名片,按關(guān)注,再設(shè)為星標(biāo)。

常用合集匯總:

和 Dr Peter 一起學(xué) KiCad

KiCad 8 探秘合集

KiCad 使用經(jīng)驗(yàn)分享

KiCad 設(shè)計項(xiàng)目(Made with KiCad)

常見問題與解決方法

KiCad 開發(fā)筆記

插件應(yīng)用

發(fā)布記錄


審核編輯 黃宇

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請聯(lián)系本站處理。 舉報投訴
  • pcb
    pcb
    +關(guān)注

    關(guān)注

    4319

    文章

    23080

    瀏覽量

    397466
收藏 人收藏

    評論

    相關(guān)推薦

    SOLIDWORKS高級BOM及屬性批量導(dǎo)入工具

    SOLIDWORKS BOM插件-SolidKits.BOMs工具可以準(zhǔn)確、規(guī)范、便捷的一鍵完成各種結(jié)構(gòu)BOM導(dǎo)出,匯總BOM生成,批量導(dǎo)入屬性,自動建立結(jié)構(gòu),實(shí)現(xiàn)規(guī)范化管理,并自定義
    的頭像 發(fā)表于 12-02 16:11 ?132次閱讀

    如何導(dǎo)入Altium Designer的原理圖和PCB?

    “ ?KiCad可以支持直接導(dǎo)入Altium Designer的原理圖及PCB文件。與其它導(dǎo)入器不同,KiCad導(dǎo)入器可以直接導(dǎo)入源生的二進(jìn)
    的頭像 發(fā)表于 11-12 12:21 ?862次閱讀
    如何<b class='flag-5'>導(dǎo)入</b>Altium Designer的原理圖和<b class='flag-5'>PCB</b>?

    PCB布線和布局電路設(shè)計規(guī)則

    常用的PCB設(shè)計規(guī)則
    發(fā)表于 11-09 14:10 ?86次下載

    0.4mm層疊封裝(PoP)封裝的PCB組裝指南,第二部分

    電子發(fā)燒友網(wǎng)站提供《0.4mm層疊封裝(PoP)封裝的PCB組裝指南,第二部分.pdf》資料免費(fèi)下載
    發(fā)表于 10-15 11:33 ?0次下載
    0.4mm<b class='flag-5'>層疊</b>封裝(PoP)封裝的<b class='flag-5'>PCB</b>組裝指南,第二部分

    0.5mm層疊封裝應(yīng)用處理器的PCB組裝指南,第II部分

    電子發(fā)燒友網(wǎng)站提供《0.5mm層疊封裝應(yīng)用處理器的PCB組裝指南,第II部分.pdf》資料免費(fèi)下載
    發(fā)表于 10-14 11:09 ?0次下載
    0.5mm<b class='flag-5'>層疊</b>封裝應(yīng)用處理器的<b class='flag-5'>PCB</b>組裝指南,第II部分

    立創(chuàng)商城導(dǎo)出來的CAE和PCB封裝用PADS導(dǎo)入遇到的問題

    立創(chuàng)商城導(dǎo)出來的CAE和PCB封裝用PADS導(dǎo)入遇到的問題 用嘉立創(chuàng)元件庫和封裝庫導(dǎo)出來pads,為啥不能自動匹配管腳? 比如有三種方式可以用Pads
    發(fā)表于 09-21 17:17

    0.4毫米層疊封裝(PoP)的PCB設(shè)計指南,第一部分

    電子發(fā)燒友網(wǎng)站提供《0.4毫米層疊封裝(PoP)的PCB設(shè)計指南,第一部分.pdf》資料免費(fèi)下載
    發(fā)表于 09-19 11:00 ?0次下載
    0.4毫米<b class='flag-5'>層疊</b>封裝(PoP)的<b class='flag-5'>PCB</b>設(shè)計指南,第一部分

    AD畫完原理圖后如何導(dǎo)入PCB

    在Altium Designer(簡稱AD)中,將畫完的原理圖導(dǎo)入PCB(Printed Circuit Board,印制電路板)是一個關(guān)鍵的設(shè)計步驟。以下是導(dǎo)入過程: 一、準(zhǔn)備階段 確保原理圖
    的頭像 發(fā)表于 09-02 16:32 ?7014次閱讀

    altium怎么把原理圖導(dǎo)入pcb

    在Altium Designer中,將原理圖導(dǎo)入PCB設(shè)計是一個關(guān)鍵的步驟,它確保了電路設(shè)計的準(zhǔn)確性和可制造性。這個過程涉及到多個階段,包括原理圖的創(chuàng)建、編譯、檢查以及最終的導(dǎo)入PCB
    的頭像 發(fā)表于 09-02 16:27 ?1930次閱讀

    秘密背后的秘密-高速PCB層疊確認(rèn)時,工廠為何不寫銅箔類型

    高速PCB層疊確認(rèn)時,PCB工程確認(rèn)時不提供銅箔類型,大家認(rèn)為正常嗎,工廠說不提供銅箔類型,是生產(chǎn)時多了一種選擇,你能接受嗎,請走進(jìn)今天的案例,了解案例背后的秘密。
    的頭像 發(fā)表于 06-17 17:16 ?440次閱讀
    秘密背后的秘密-高速<b class='flag-5'>PCB</b>的<b class='flag-5'>層疊</b>確認(rèn)時,工廠為何不寫銅箔類型

    高速pcb布線規(guī)則有哪些

    高速pcb布線規(guī)則有哪些 高速PCB布線規(guī)則 摘要:隨著電子技術(shù)的快速發(fā)展,高速PCB設(shè)計變得越來越重要。為了確保信號完整性和電磁兼容性,遵
    的頭像 發(fā)表于 06-10 17:33 ?845次閱讀

    如何優(yōu)化 PCB 布線規(guī)則?

    本文要點(diǎn)在PCB布線中不使用規(guī)則可能會出現(xiàn)的問題。設(shè)計中可使用的不同類型PCB布線規(guī)則。如何在PCB布線中應(yīng)用
    的頭像 發(fā)表于 02-19 13:00 ?1214次閱讀
    如何優(yōu)化 <b class='flag-5'>PCB</b> 布線<b class='flag-5'>規(guī)則</b>?

    pcb設(shè)計布局布線原則及規(guī)則

    一站式PCBA智造廠家今天為大家講講pcb設(shè)計布局布線原則及規(guī)則有哪些?PCB設(shè)計六大布線規(guī)則。在PCB設(shè)計中,布線是至關(guān)重要的一步。合理有
    的頭像 發(fā)表于 01-22 09:23 ?2095次閱讀

    甲骨文發(fā)布VirtualBox 7.0.14版本,支持NVMe存儲導(dǎo)入導(dǎo)出

    此次升級帶來了多項(xiàng)重要功能,例如支持導(dǎo)入導(dǎo)出自帶NVMe存儲控制器的虛擬機(jī);初始引入Red Hat Enterprise Linux 9.4的內(nèi)置核心技術(shù)支持等等。同時,也涵蓋了多個bug修正,如
    的頭像 發(fā)表于 01-17 14:41 ?808次閱讀

    pcb走線的規(guī)則設(shè)置方法介紹

    隨著電子產(chǎn)品的迅速發(fā)展,PCB(Printed Circuit Board)在電子設(shè)計中扮演著重要的角色。設(shè)計PCB走線時,合理設(shè)置規(guī)則是確保電路在安全、穩(wěn)定、高效工作的基礎(chǔ)。本文將詳細(xì)介紹P
    的頭像 發(fā)表于 01-09 10:45 ?2551次閱讀
    RM新时代网站-首页