CMOS可用于邏輯和存儲(chǔ)芯片上，它們已成為IC市場(chǎng)的主流。

CMSO電路：

下圖顯示了一個(gè)CMOS反相器電路。

從圖中可以看出它由兩個(gè)晶體管組成，一個(gè)為NMOS，另一個(gè)為 PMOS。

當(dāng)輸入為高電壓或邏輯1時(shí)，NMOS 就會(huì)被開啟而 PMOS 會(huì)被關(guān)閉。因?yàn)檩敵鲭妷簽榻拥仉妷篤ss，所以輸出電壓Vout為低電壓或邏輯0。

反之，若輸入為低電壓或邏輯0時(shí)，NMOS 就會(huì)被關(guān)閉而 PMOS 被開啟。輸出電壓為高電壓Vdd，所以輸出電壓Vout為高電壓或邏輯1。

由于CMOS會(huì)反轉(zhuǎn)輸入信號(hào)，所以被稱為反相器。這個(gè)設(shè)計(jì)是邏輯電路中使用的基本邏輯單元之一。

理想狀態(tài)下，Vdd和Vss之間并沒有電流流動(dòng)，所以CMOS的耗電量很低。CMOS反相器的主要電能損耗由高頻開關(guān)轉(zhuǎn)換時(shí)的漏電流形成。CMOS優(yōu)于NMOS之處還包括有較高的抗干擾能力、芯片溫度低、使用溫度范圍廣和較少的定時(shí)復(fù)雜性。

將CMOS和雙載流子技術(shù)結(jié)合形成的BiCMOS IC在20世紀(jì)90年代迅速發(fā)展，CMOS電路用于邏輯部分，雙載流子晶體管可增加元器件的輸入/輸出速度。由于BiCMOS已經(jīng)不再是主流產(chǎn)品，并且當(dāng)IC的應(yīng)用電壓降到1V以下時(shí)就會(huì)失去應(yīng)用性，所以書中并未對(duì)這種工藝做詳細(xì)探討。

CMOS工藝（20世紀(jì)80年代）：

上圖顯示了20世紀(jì)80年代的CMOS工藝過程，晶體管之間的隔離用硅局部氧化（LOCOS）取代整面全區(qū)覆蓋式氧化。

硼磷硅玻璃（BPSG）用于作為金屬沉積前的電介質(zhì)層（PMD)或中間隔離層（ILD0），以降低所需的再流動(dòng)溫度。

尺寸的縮減使大多數(shù)圖形化刻蝕采用等離子體刻蝕（干法刻蝕）取代濕法刻蝕，單層金屬線已不足以將IC芯片上所有的元器件按照所需的電導(dǎo)率連接，所以必須使用第二金屬層。

20世紀(jì)80年代~90年代，金屬線之間的介質(zhì)沉積和平坦化是一大技術(shù)挑戰(zhàn)，即金屬層間電介質(zhì)層（IMD，Inter Metal Dielectric）。20世紀(jì)80年代，最小的圖形尺寸從3μm縮小到0.8μm。

CMOS的基本工藝步驟包括晶圓預(yù)處理、阱區(qū)形成、隔離區(qū)形成、晶體管制造、導(dǎo)線連接和鈍化作用。

晶圓預(yù)處理包含外延硅沉積、晶圓清洗、對(duì)準(zhǔn)記號(hào)刻蝕。阱區(qū)形成為NMOS和PMOS晶體管定義出器件區(qū)。阱區(qū)形成按技術(shù)發(fā)展程度的不同分為單一阱區(qū)、自對(duì)準(zhǔn)雙阱區(qū)(也稱單一光刻雙阱區(qū))和雙光刻雙阱區(qū)。隔離技術(shù)以建立電氣隔離區(qū)的方式隔絕鄰近的晶體管。20世紀(jì)80年代，硅局部氧化取代了整面全區(qū)覆蓋式氧化成為隔離技術(shù)的主流。晶體管制造則涉及了柵極氧化層的生長(zhǎng)、多晶硅沉積、光刻技術(shù)、多晶硅刻蝕、離子注入以及加熱處理，這些都是IC工藝中最重要的工藝步驟。導(dǎo)線連接技術(shù)結(jié)合了沉積、光刻和刻蝕技術(shù)定義金屬線，以便連接建造在硅表面上的數(shù)百萬個(gè)晶體管。最后通過鈍化電介質(zhì)的沉積、光刻和刻蝕技術(shù)將IC芯片密封起來與外界隔離，只保留鍵合墊區(qū)的開口以供測(cè)試和焊接用。

CMOS工藝（20世紀(jì)90年代）：

從20世紀(jì)90年代開始，IC芯片的圖形尺寸持續(xù)地從0.8μm縮減到0.18um以下，同時(shí)IC制造業(yè)也采用了一些新的技術(shù)。

當(dāng)圖形尺寸小于0.35um時(shí)，隔離區(qū)形成就采用淺溝槽隔離（STI）取代硅的局部氧化技術(shù)。金屬硅化物廣泛用于形成柵極和局部連線，鎢被廣泛用做不同金屬層間的金屬連線，即所謂的栓塞（“Plug”）。越來越多的生產(chǎn)線使用化學(xué)機(jī)械研磨（CMP)技術(shù)形成STI、鎢栓塞和平坦化的層間電介質(zhì)（ILD）。高密度等離子體刻蝕和化學(xué)氣相沉積（CVD）更受歡迎，銅金屬化已開始在生產(chǎn)線上嶄露頭角。下圖為一個(gè)具有四層銅金屬互連和一個(gè)Al/Cu合金焊盤層的CMOSIC橫截面。

2000年后半導(dǎo)體工藝發(fā)展趨勢(shì)

光學(xué)光刻波長(zhǎng)：193nm

浸入式光刻技術(shù)、雙重圖形技術(shù)

自對(duì)準(zhǔn)材料：鎳硅化取代鈷硅化物

低K層間介質(zhì)

高K-金屬柵

應(yīng)變硅技術(shù)

FinFET

……

21世紀(jì)初，CMOS集成電路技術(shù)進(jìn)人納米技術(shù)節(jié)點(diǎn)。該技術(shù)節(jié)點(diǎn)從130nm縮小到32nm。193 nm波長(zhǎng)的光成為占主導(dǎo)地位的光學(xué)光刻波長(zhǎng)。浸入式光刻技術(shù)利用水在物鏡和晶圓光刻膠之間作為媒介，以進(jìn)一步改善圖形精度，這種技術(shù)已經(jīng)成為廣泛使用在45nm節(jié)點(diǎn)及以后的IC制造中。45nm技術(shù)節(jié)點(diǎn)后，雙重圖形技術(shù)已被用于IC制造。浸入式光刻和雙重圖形相結(jié)合，可以幫助IC制造商進(jìn)一步縮小圖形尺寸。從65nm節(jié)點(diǎn)開始，鎳硅化物取代鈷硅化物作為自對(duì)準(zhǔn)硅化物材料的選擇。高k和金屬柵極開始取代二氧化硅和多晶硅作為柵介質(zhì)和柵電極材料。廣泛應(yīng)用的諸如應(yīng)變硅襯底工程，通過提高載流子遷移率提高器件的性能。如雙應(yīng)力和選擇性外延硅鍺（eSiGe）技術(shù)使MOSFET溝道硅層應(yīng)變?cè)黾虞d流子遷移率和器件速度。下圖顯示了一個(gè)具有選擇性外延SiGe和碳化硅的32nm CMOS截面圖，柵具有高k金屬，9層銅互連，而且無鉛焊球。