所謂覆銅,就是將PCB上閑置的空間作為基準(zhǔn)面,然后用固體銅填充,這些銅區(qū)又稱為灌銅。敷銅的意義在于,減小地線阻抗,提高抗干擾能力;降低壓降,提高電源效率;還有,與地線相連,減小環(huán)路面積。如果PCB的地較多,有SGND、AGND、GND,等等,就要根據(jù)PCB板面位置的不同,分別以最主要的“地”作為基準(zhǔn)參考來獨(dú)立覆銅,數(shù)字地和模擬地分開來敷銅自不多言。同時(shí)在覆銅之前,首先加粗相應(yīng)的電源連線:5.0V、3.3V等等。這樣一來,就形成了多個(gè)不同形狀的多變形結(jié)構(gòu)。
覆銅需要處理好幾個(gè)問題:一是不同地的單點(diǎn)連接,做法是通過0歐電阻或者磁珠或者電感連接;二是晶振附近的覆銅,電路中的晶振為一高頻發(fā)射源,做法是在環(huán)繞晶振敷銅,然后將晶振的外殼另行接地。三是孤島(死區(qū))問題,如果覺得很大,那就定義個(gè)地過孔添加進(jìn)去也費(fèi)不了多大的事。 另外,大面積覆銅好還是網(wǎng)格覆銅好,不好一概而論。為什么呢?大面積覆銅,如果過波峰焊時(shí),板子就可能會(huì)翹起來,甚至?xí)鹋?。從這點(diǎn)來說,網(wǎng)格的散熱性要好些。通常是高頻電路對抗干擾要求高的多用網(wǎng)格,低頻電路有大電流的電路等常用完整的鋪銅。 在開始布線時(shí),應(yīng)對地線一視同仁,走線的時(shí)候就應(yīng)該把地線走好,不能依靠于覆銅后通過添加過孔來消除為連接的地引腳,這樣的效果很不好。當(dāng)然如果選用的是網(wǎng)格覆銅,這些地連線就有些影響美觀,如果是細(xì)心人就刪除吧。 最后,總結(jié)一下覆銅的好處:提高電源效率,減少高頻干擾,還有一個(gè)就是看起來很美!
灌銅具有智能性,這項(xiàng)操作會(huì)主動(dòng)判斷灌銅區(qū)中的過孔和焊盤的網(wǎng)絡(luò)性質(zhì),絕對符合你所設(shè)定的安全距離.這一點(diǎn)與繪制銅皮是不同的,繪制銅皮沒有這項(xiàng)功能.灌銅的作用有很多,將雙面板的反面灌銅,并與地響連接,可以減少干擾,增大地線的敷設(shè)范圍,減少低阻抗等等.所以pcb板的布線基本完成后,往往要灌銅.
下面我們來講講在覆銅布線的注意事項(xiàng)
1、pcb覆銅安全間距設(shè)置:
覆銅的安全間距一般是布線的安全間距的二倍。但是在沒有覆銅之前,為布線而設(shè)置好了布線的安全間距,那么在隨后的覆銅過程中,覆銅的安全間距也會(huì)默認(rèn)是布線的安全距離。這樣與預(yù)期的結(jié)果不一樣。
一種笨方法就是在布好線之后,把安全距離擴(kuò)大到原來的二倍,然后覆銅,覆銅完畢之后再把安全距離改回布線的安全距離,這樣DRC檢查就不會(huì)報(bào)錯(cuò)了。這種辦法可以,但是如果要重新更改覆銅的話就要重復(fù)上面的步驟,略顯麻煩,最好的辦法是單獨(dú)為覆銅的安全距離設(shè)置規(guī)則。
另一種辦法就是添加規(guī)則了。在Rule的Clearance里面,新建一個(gè)規(guī)則Clearance1(名稱可以自定義),然后再WheretheFirstObjectmatches選項(xiàng)框里面選擇Advanced(Query),單擊QueryBuilder,然后出現(xiàn)BuildingQueryfromBoard對話框,在此對話框中第一行下拉菜單中選擇默認(rèn)項(xiàng)ShowAllLevels,在ConditionType/Operator下面的下拉菜單中選擇ObjectKindis,在右邊的ConditionValue下面的下拉菜單中選擇Ploy,這樣QueryPreview中就會(huì)顯示IsPolygon,單擊OK確定,接下來還沒有完,完全保存時(shí)會(huì)提示錯(cuò)誤:
接下來只要在FullQuery顯示框中將IsPolygon改為InPolygon就可以,最后在Constraints里面修改你自己需要的覆銅安全間距。有人說布線的規(guī)則優(yōu)先級(jí)高于覆銅的優(yōu)先級(jí),覆銅的話也肯定是遵守布線安全間距的規(guī)則,需要在布線的安全間距規(guī)則里面把覆銅這個(gè)例外給加上,具體做法是在FullQuery里面注釋上notInPolygon。其實(shí)這么做完全沒有必要,因?yàn)閮?yōu)先級(jí)是可以更改的,設(shè)置規(guī)則的主頁面左下角有個(gè)選項(xiàng)priorities,把覆銅的安全間距規(guī)則的優(yōu)先級(jí)提高到高于布線的安全間距規(guī)則,這樣就互不干擾了。
2、pcb覆銅線寬設(shè)置:
覆銅在選擇Hatched還有None兩種模式的時(shí)候,會(huì)注意到有個(gè)設(shè)置TrackWidth的地方。如果你選擇默認(rèn)的8mil,并且你覆銅所連接的網(wǎng)絡(luò)在設(shè)置線寬范圍的時(shí)候,最小的線寬大于8mil,那么在DRC的時(shí)候就會(huì)報(bào)錯(cuò),在剛開始的時(shí)候也沒有注意到這一細(xì)節(jié),每次覆銅之后DRC都有很多的錯(cuò)誤。
是在Rule的Clearance里面,新建一個(gè)規(guī)則Clearance1(名稱可以自定義),然后再WheretheFirstObjectmatches選項(xiàng)框里面選擇ADVANCED(Query),單擊QueryBuilder,然后出現(xiàn)BuildingQueryfromBoard對話框,在此對話框中第一行下拉菜單中選擇ShowAllLevels(默認(rèn)為此項(xiàng)),然后在ConditionType/Operator下面的下拉菜單中選擇ObjectKindis,然后再右邊的ConditionVALUE下面的下拉菜單中選擇Ploy,這樣在右邊QueryPreview中就會(huì)顯示IsPolygon,單擊OK確定保存退出,接下來還沒有完,在FullQuery顯示框中將IsPolygon改為InPolygon,最后一步了,下面就可以在Constraints里面修改你自己需要的間距了。這樣就只影響鋪銅的間距,不影響各層布線的間距了。
-
DRC
+關(guān)注
關(guān)注
2文章
148瀏覽量
36157 -
PCB覆銅
+關(guān)注
關(guān)注
0文章
11瀏覽量
8300
原文標(biāo)題:PCB覆銅技巧,必看!
文章出處:【微信號(hào):PCBTech,微信公眾號(hào):EDA設(shè)計(jì)智匯館】歡迎添加關(guān)注!文章轉(zhuǎn)載請注明出處。
發(fā)布評論請先 登錄
相關(guān)推薦
評論