許多FPGA設(shè)計使用嵌入式處理器實現(xiàn)控制。典型的解決方案是使用Nios這樣的軟處理器,雖然內(nèi)置硬處理器的FPGASoC也變得很流行了。圖1顯示的是一個典型的Altera FPGA系統(tǒng),其中包含了處理器和通過Altera的Avalon內(nèi)存映射(MM)總線連接的各種外設(shè)。這些處理器極大地簡化了終端應(yīng)用,但要求很強的編程背景和復(fù)雜的工具鏈知識。這將妨礙調(diào)試,特別是當(dāng)硬件工程師不想求助軟件工程師,只需要一種簡單的方式讀寫外設(shè)時。
圖1:使用Avalon內(nèi)存映射總線連接的典型Altera FPGA系統(tǒng)。
本設(shè)計實例使用Altera的SPI Slave to Avalon MM橋?qū)崿F(xiàn)了一種掛接到Avalon總線的簡單方法。這種技術(shù)有兩個優(yōu)勢:它不會影響原始系統(tǒng)設(shè)計,橋可以與嵌入式處理器共存。對于圖1所示的系統(tǒng)來說,這種SPI橋允許工程師直接控制LTC6948小數(shù)分頻鎖相環(huán)的頻率、設(shè)置LTC1668數(shù)模轉(zhuǎn)換器的電壓、讀取LTC2498模數(shù)轉(zhuǎn)換器的電壓或讀取LTC2983的溫度,就像處理器那樣。
圖2:高亮部分+例子代碼+反向工程=Python腳本。
Altera為SPI-Avalon MM橋提供了參考設(shè)計。遺憾的是,相關(guān)文檔非常少,并且將Nios處理器用作SPI主器件。這其實有違使用SPI橋的初衷,因為Nios可以直接連接Avalon MM總線。實用性的SPI主器件是凌力爾特公司的Linduino微控制器,它是Arduino處理器的的克隆版本,不過增加了連接LT演示板的接口等額外功能。其中一個額外功能是電平轉(zhuǎn)換SPI端口。當(dāng)連接電壓低至1.2V的FPGA I/O組時這個電平轉(zhuǎn)換功能特別有用。Linduino固件可以用來接受來自虛擬COM端口的命令,并將命令翻譯成SPI處理內(nèi)容。 在對Altera設(shè)計例子進(jìn)行反向工程后(圖2)就能得到一個Python庫,接著創(chuàng)建SPI橋可以接受的數(shù)據(jù)包。這些數(shù)據(jù)包隨后被翻譯成Linduino命令。Python腳本隨后允許硬件工程師完全控制整個項目,無需重新開發(fā)接口協(xié)議。LinearLabToolsPhython文件夾中提供了幫助LTC1668數(shù)模轉(zhuǎn)換器控制數(shù)字圖案發(fā)生器頻率的Python腳本例子。圖3顯示了演示裝置。
圖3:插入FPGA電路板(左)的DC2459數(shù)模轉(zhuǎn)換器演示板(右)。
圖4顯示了系統(tǒng)框圖。注意,數(shù)字控制振蕩器(NCO)可以由移位寄存器或PIO內(nèi)核進(jìn)行控制。移位寄存器用于調(diào)試,因為它可以直接控制NCO。將GPIO線置高將激活SPI-Avalon橋,進(jìn)而控制Avalon總線上的32位PIO端口。PIO輸出隨即用于控制NCO頻率。
圖4:FPGA系統(tǒng)框圖。
借助基本的一些系統(tǒng)操作,可以將額外的外設(shè)內(nèi)核連接到總線上。為了幫助系統(tǒng)設(shè)計,Altera提供了一款名為Qsys的工具,它提供了連接各個IP的圖形用戶界面(GUI)。Qsys可以將GUI設(shè)計的系統(tǒng)(圖5)翻譯為HDL。外設(shè)地址是完全可配置的。在這個案例中,PIO被設(shè)為基地址0x0。
圖5:Qsys GUI。
當(dāng)設(shè)計在FPGA中實現(xiàn)后,LinearLabTools中提供的Python庫包含的兩個函數(shù)就能連接到設(shè)計:
transaction_write(dc2026, base, write_size, data) transaction_read(dc2026, base, read_size)
這些函數(shù)的第一個參數(shù)是Linduino的串口實例。第二個參數(shù)是Avalon總線上的外設(shè)地址。這兩個函數(shù)分別用于接收和返回字節(jié)列表。當(dāng)讀寫IP時這兩個函數(shù)具有一定的靈活性。為了設(shè)置給定例子的NCO,只需要transaction_write一個函數(shù)。公式1用于確定調(diào)節(jié)字。
要將NCO設(shè)為1kHz并具有50MSPS采樣率,調(diào)節(jié)字的值需要設(shè)為85899或0x00014F8B,并按4個字節(jié)一起傳送。這樣,將數(shù)模轉(zhuǎn)換器設(shè)為1kHz的Python代碼是: transaction_write(linduino_serial_instance, 0, 0, [0x0, 0x01, 0x4F, 0x8B])
圖6:Python Avalon總線例子。
圖6中的Python腳本描述了用于配置NCO的簡單文本接口。值得一提的是:SPI橋使用SPI模式3。這是通過不斷的試錯,并通過分析Altera例子中的Nios處理器的SPI接口驗證后才確定的模式。 本設(shè)計實例提供了一種無需使用嵌入式處理器就能控制系統(tǒng)的方法,它能幫助硬件工程師在不打擾軟件工程師的情況下搞定一個項目,并且對硬件設(shè)計的影響最小。
-
處理器
+關(guān)注
關(guān)注
68文章
19259瀏覽量
229649 -
FPGA
+關(guān)注
關(guān)注
1629文章
21729瀏覽量
602977
原文標(biāo)題:不用處理器控制FPGA總線的方法
文章出處:【微信號:mcu168,微信公眾號:硬件攻城獅】歡迎添加關(guān)注!文章轉(zhuǎn)載請注明出處。
發(fā)布評論請先 登錄
相關(guān)推薦
評論