RM新时代网站-首页

0
  • 聊天消息
  • 系統(tǒng)消息
  • 評(píng)論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會(huì)員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識(shí)你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

Xilinx FPGA開發(fā)工具總結(jié)

FPGA學(xué)習(xí)交流 ? 來源:互聯(lián)網(wǎng) ? 作者:佚名 ? 2018-05-28 11:42 ? 次閱讀

在xilinx下每種操作其實(shí)都對(duì)應(yīng)著一種工具,邏輯綜合,網(wǎng)表與constraint fie的合并,布局布線等等。下面就對(duì)各個(gè)工具做一個(gè)總結(jié)。

1、XST(Xilinx Synthesis Technology)是xilinx退出的邏輯語言綜合工具,它所做的就是把HDL語言表述的邏輯綜合成特定的網(wǎng)表文件(netlist file),即NGC文件。NGC包含著電路的邏輯設(shè)計(jì)。

2、ngdbuild,在xilinx的ise集成開發(fā)環(huán)境下有一步叫Translate其實(shí)就是對(duì)應(yīng)著ngdbuild操作,ngdbuild讀取xst產(chǎn)生的NGC網(wǎng)表文件,結(jié)合ucf(user constraint file),生成一個(gè)NGD文件(Native Generic Database),這個(gè)文件對(duì)設(shè)計(jì)的邏輯描述,包含各種邏輯單元,比如,與門,非門,LUT,flip-flop以及RAM。在ngdbuild操作完成之后,會(huì)產(chǎn)生一個(gè).bld的報(bào)告,用來記錄ngdbuild操作的各種信息。



3、map,在xilinx的ise集成開發(fā)環(huán)境下同樣也有一部叫map就對(duì)應(yīng)著map操作,map讀取ngdbuild產(chǎn)生的NGD網(wǎng)表文件,然后把NGD網(wǎng)表文件中包含的邏輯原件(與非門以及RAM等)映射成FPGA中的元件,map的輸出一個(gè)是.ncd文件,一個(gè)是.pcf文件。在map操作完成之后,會(huì)產(chǎn)生一個(gè).mrp的報(bào)告,用來記錄map過程中的各種信息。



4、par,par所做的操作就是布局布線,par的輸入是map操作的輸出文件.ncd文件和.pcf文件,par的輸出也是一個(gè).ncd文件,這兩個(gè).ncd文件,名稱是不同的,在map操作完成之后,也會(huì)產(chǎn)生一個(gè).par的報(bào)告,用來記錄par過程中的各種信息,同時(shí)par還會(huì)產(chǎn)生PAD、CSV、TXT file用來記錄管腳的分配信息。



5、bitgen,bitgen就是產(chǎn)生配置流的操作,bitgen的輸入就是par操作的輸出文件.ncd文件,bit的輸出如果沒有指明,默認(rèn)就是routed.bit文件,同樣在bitgen操作完成之后,會(huì)產(chǎn)生一個(gè).bgn文件用來記錄bitgen過程中的各種信息。

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請(qǐng)聯(lián)系本站處理。 舉報(bào)投訴
  • FPGA
    +關(guān)注

    關(guān)注

    1629

    文章

    21729

    瀏覽量

    602986
  • Xilinx
    +關(guān)注

    關(guān)注

    71

    文章

    2167

    瀏覽量

    121302
收藏 人收藏

    評(píng)論

    相關(guān)推薦

    先進(jìn)FPGA開發(fā)工具中的時(shí)序分析

    1. 概述 對(duì)于現(xiàn)今的FPGA芯片供應(yīng)商,在提供高性能和高集成度獨(dú)立FPGA芯片和半導(dǎo)體知識(shí)產(chǎn)權(quán)(IP)產(chǎn)品的同時(shí),還需要提供性能卓越且便捷易用的開發(fā)工具。本文將以一家領(lǐng)先的FPGA
    發(fā)表于 06-28 15:54 ?1465次閱讀
    先進(jìn)<b class='flag-5'>FPGA</b><b class='flag-5'>開發(fā)工具</b>中的時(shí)序分析

    FPGA開發(fā)工具有哪些?

    器件開發(fā)Xilinx 公司提供的集成化開發(fā)平臺(tái)。ISE 具有界面友好、操作簡單的特點(diǎn),再加上 XilinxFPGA 芯片占有很大的
    發(fā)表于 09-27 09:17

    FPGA開發(fā)工具----ISE 開發(fā)工具、簡介、作用

    ISE 是 Xilinx 公司提供的集成化 FPGA 開發(fā)軟件,它的主要功能包括設(shè)計(jì)輸入(DesignEntry)、綜合(Synthesis)、仿真(Simulation)、實(shí)現(xiàn)
    發(fā)表于 09-27 09:29

    Linux開發(fā)工具總結(jié)

    Linux是一個(gè)優(yōu)秀的開發(fā)環(huán)境,但是如果沒有好的開發(fā)工具作為武器,這個(gè)環(huán)境給你帶來的好處就會(huì)大打折扣。幸運(yùn)的是,有很多好用的Linux和開源開發(fā)工具供你選擇,如果你是一個(gè)新手,你可能不知道有哪些
    發(fā)表于 07-23 06:35

    Verilog HDL語言編程基礎(chǔ)與FPGA常用開發(fā)工具

    關(guān)鍵字:Altera 、FPGA、軟硬件協(xié)調(diào)設(shè)計(jì)(Verilog & C)、CPU、總線、外設(shè)FPGA硬件結(jié)構(gòu)知識(shí)Verilog HDL語言編程基礎(chǔ)FPGA常用開發(fā)工具 SOPC硬件系
    發(fā)表于 12-22 08:06

    安富利推出Xilinx Virtex-6 FPGA DSP開

    安富利推出Xilinx Virtex-6 FPGA DSP開發(fā)工具套件安富利公司旗下運(yùn)營機(jī)構(gòu)安富利電子元件宣布推出Xilinx Virtex -6
    發(fā)表于 04-24 09:56 ?1481次閱讀

    Xilinx Virtex-4 LX160/200 開發(fā)工具套件

    Xilinx Virtex-4 LX160/200 開發(fā)工具套件提供了讓設(shè)計(jì)師加速產(chǎn)品上市的完整硬件環(huán)境。本套件針對(duì) Xilinx 創(chuàng)新的 Virtex-4 Platform FPGA
    發(fā)表于 01-17 14:08 ?2475次閱讀
    <b class='flag-5'>Xilinx</b> Virtex-4 LX160/200 <b class='flag-5'>開發(fā)工具</b>套件

    Xilinx FPGA開發(fā)實(shí)用教程(第2版)-徐文波、田耘

    本書系統(tǒng)地論述了Xilinx FPGA開發(fā)方法、開發(fā)工具、實(shí)際案例及開發(fā)技巧,內(nèi)容涵蓋Xilinx
    發(fā)表于 07-31 16:20 ?1.2w次閱讀
    <b class='flag-5'>Xilinx</b> <b class='flag-5'>FPGA</b><b class='flag-5'>開發(fā)</b>實(shí)用教程(第2版)-徐文波、田耘

    Xilinx-FPGA高級(jí)開發(fā)工具

    FPGA學(xué)習(xí)資料教程之Xilinx-FPGA高級(jí)開發(fā)工具,感興趣的可以看看。
    發(fā)表于 09-01 15:27 ?0次下載

    Zynq-7000 All Programmable SoC的開發(fā)工具概述

    了解可用于Zynq-7000 All Programmable SoC的各種開發(fā)工具。 從愿景到部署Xilinx開發(fā)工具解決端到端開發(fā)問題,包括:系統(tǒng)設(shè)計(jì),軟件和固件
    的頭像 發(fā)表于 11-26 06:38 ?3316次閱讀

    Xilinx全新開發(fā)工具Vitis里,如何配置BSP?

    Xilinx為異構(gòu)計(jì)算打造的全新開發(fā)工具Vitis里,BSP被包含在Platform工程里。雙擊Platform工程里里的platform.spr,等界面初始化完成后,點(diǎn)擊右邊的“Modify
    的頭像 發(fā)表于 06-03 16:59 ?5700次閱讀
    <b class='flag-5'>Xilinx</b>全新<b class='flag-5'>開發(fā)工具</b>Vitis里,如何配置BSP?

    Xilinx首次推出軟件和硬件設(shè)計(jì)統(tǒng)一的開發(fā)工具平臺(tái)

    Vitis是Xilinx首次推出的一個(gè)軟件和硬件設(shè)計(jì)統(tǒng)一的開發(fā)工具平臺(tái),也是公司從器件向平臺(tái)公司戰(zhàn)略轉(zhuǎn)型的重要產(chǎn)品之一。Vitis 統(tǒng)一軟件平臺(tái)可實(shí)現(xiàn)在 Xilinx 異構(gòu)平臺(tái)(包括 FPGA
    發(fā)表于 08-17 09:06 ?1094次閱讀

    Xilinx 7 系列FPGA中的Serdes總結(jié)

    本文檔的主要內(nèi)容詳細(xì)介紹的是Xilinx 7 系列FPGA中的Serdes總結(jié)。
    發(fā)表于 12-31 17:30 ?25次下載

    嵌入式linux開發(fā)工具總結(jié)

    1.嵌入式linux開發(fā)工具-編譯器gcc(靜態(tài)庫 動(dòng)態(tài)庫的制作)可以制作庫 庫的使用2.嵌入式linux開發(fā)工具-調(diào)試器gdb(調(diào)試方法)目標(biāo):可以調(diào)試簡單的錯(cuò)誤以及內(nèi)存錯(cuò)誤3.嵌入式linux
    發(fā)表于 11-01 16:32 ?12次下載
    嵌入式linux<b class='flag-5'>開發(fā)工具</b><b class='flag-5'>總結(jié)</b>

    Qt Quick開發(fā)工具總結(jié)

    在實(shí)際開發(fā)過程中,Qt官方提供了一些工具和實(shí)用程序來輔助應(yīng)用開發(fā),特別是對(duì)Qt Quick的開發(fā)。本文將對(duì)這些工具和實(shí)用程序做一些介紹和
    的頭像 發(fā)表于 09-06 14:59 ?1912次閱讀
    RM新时代网站-首页