GMII接口提供了8位數(shù)據(jù)通道,125MHz的時(shí)鐘速率,從而1000Mbps的數(shù)據(jù)傳輸速率。下圖定義了RS層的輸入輸出信號(hào)以及STA的信號(hào):
Reconciliation Sublayer (RS) and STA connectionsto GMII
下面將詳細(xì)介紹GMII接口的信號(hào)定義,時(shí)序特性等。由于GMII接口有MAC和PHY模式,因此,將會(huì)根據(jù)這兩種不同的模式進(jìn)行分析。
GMII接口信號(hào)定義
GMII接口可分為MAC模式和PHY模式,一般說來MAC和PHY對(duì)接,但是MAC和MAC也是可以對(duì)接的。
在GMII接口中,它是用8根數(shù)據(jù)線來傳送數(shù)據(jù)的,這樣在傳送1000M數(shù)據(jù)時(shí),時(shí)鐘就會(huì)125MHz。
GMII接口主要包括四個(gè)部分。一是從MAC層到物理層的發(fā)送數(shù)據(jù)接口,二是從物理層到MAC層的接收數(shù)據(jù)接口,三是從物理層到MAC層的狀態(tài)指示信號(hào),四是MAC層和物理層之間傳送控制和狀態(tài)信息的MDIO接口。
GMII接口的MAC模式定義:
注意在表中,信號(hào)GTX_CLK對(duì)于MAC來說,此時(shí)是Output信號(hào),這一點(diǎn)和MII接口中的TX_CLK的Input特性不一致。
GMII接口PHY模式定義:
注意在表中,信號(hào)GTX_CLK對(duì)于PHY來說,此時(shí)是Input信號(hào),這一點(diǎn)和MII接口中的TX_CLK的Output特性不一致。
GMII接口時(shí)序特性
在GMII接口中,TX通道參考時(shí)鐘是GTX_CLK,RX通道參考時(shí)鐘是RX_CLK,802.3-2005定義了它們之間的關(guān)系。
GMII signal timing at receiver input
由上圖可知,Spec只定義了TX通道和RX通道中接收端Setup時(shí)間和Hold時(shí)間。很明顯,即該Spec只對(duì)TX通道上PHY這一側(cè)的接收特性作了定義,而對(duì)TX通道MAC那一側(cè)的發(fā)送特性并沒有定義。ICVendor可在TX通道那一側(cè)的MAC的發(fā)送特性作適當(dāng)調(diào)整,只要最終的時(shí)序滿足TX通道上PHY這一側(cè)的接收特性就可以。
同樣的道理,該Spec只對(duì)RX通道上MAC這一側(cè)的接收特性作了定義,而對(duì)RX通道PHY那一側(cè)的發(fā)送特性并沒有定義。IC Vendor可在RX通道那一側(cè)的PHY的發(fā)送特性作適當(dāng)調(diào)整,只要最終的時(shí)序滿足RX通道上MAC這一側(cè)的接收特性就可以。
Setup和Hold Time的值
從圖中可以看出,這里有兩組setup和hold時(shí)間。其中第一組Spec則是根據(jù)下圖給定的測(cè)試電路定義的,即該Spec未考慮PCB上傳輸線的不匹配等影響。而第二組Spec則是定義了receiver at its inputpins的時(shí)間要求,它考慮了PCB上傳輸線的長(zhǎng)度不匹配等影響。一般IC Vendor需要按照第二組Spec來設(shè)計(jì)它們的IC。
GMII接口Setup和Hold Time測(cè)試電路
GMII信號(hào)功能特性:
<1>: GTX_CLK (transmit clock),GTX_CLK (Transmit Clock)是一個(gè)連續(xù)的時(shí)鐘信號(hào)(即系統(tǒng)啟動(dòng),該信號(hào)就一直存在),它是TX_EN, TXD, and TX_ER(信號(hào)方向?yàn)閺腞S到PHY)的參考時(shí)鐘,PHY端在信號(hào)的上升沿采樣,GTX_CLK由MAC驅(qū)動(dòng)。GTX_CLK的時(shí)鐘頻率是數(shù)據(jù)傳輸速率的12.5,即125MHz。
<2>:對(duì)于同樣的RX_CLK,它與TX_CLK具有相同的要求,所不同的是它是RX_DV, RXD, and RX_ER(信號(hào)方向是從PHY到RS)的參考時(shí)鐘,MAC端在時(shí)鐘的上升沿采樣。RX_CLK是由PHY驅(qū)動(dòng),PHY可能從接收到的數(shù)據(jù)中提取時(shí)鐘RX_CLK,也有可能從一個(gè)名義上的參考時(shí)鐘(e.g., the TX_CLK reference)來驅(qū)動(dòng)RX_CLK
<3>:GMII接口的發(fā)送時(shí)序,接收時(shí)序如下圖,至于其它信號(hào)的功能特性以及在數(shù)據(jù)傳輸過程中,不同信號(hào)的邏輯變化所代表的意義,這里不再描述,大體上和“MII信號(hào)功能特性”一節(jié)中描述類似,讀者可以參閱802.3-3005的Spec。
GMII信號(hào)發(fā)送時(shí)序
GMII信號(hào)接收時(shí)序
-
接口
+關(guān)注
關(guān)注
33文章
8575瀏覽量
151014 -
Mac
+關(guān)注
關(guān)注
0文章
1104瀏覽量
51458 -
物理層
+關(guān)注
關(guān)注
1文章
148瀏覽量
34359
原文標(biāo)題:GMII 接口分析
文章出處:【微信號(hào):ALIFPGA,微信公眾號(hào):FPGA極客空間】歡迎添加關(guān)注!文章轉(zhuǎn)載請(qǐng)注明出處。
發(fā)布評(píng)論請(qǐng)先 登錄
相關(guān)推薦
評(píng)論