一.常用電路的EMC設(shè)計(jì)

A.電源電路

電源電路設(shè)計(jì)中，功能性設(shè)計(jì)主要考慮溫升和紋波大小。溫升大小由結(jié)構(gòu)散熱和效率決定；輸出紋波除了采用輸出濾波外，輸出濾波電容的選取也很關(guān)鍵：大電容一般采用低ESR電容，小電容采用0.1UF和1000pF共用。電源電路設(shè)計(jì)中，電磁兼容設(shè)計(jì)是關(guān)鍵設(shè)計(jì)。主要涉及的電磁兼容設(shè)計(jì)有：傳導(dǎo)發(fā)射和浪涌。

傳導(dǎo)發(fā)射設(shè)計(jì)一般采用輸入濾波器方式。外部采購(gòu)的濾波器內(nèi)部電路一般采用下列電路：

Cx1和Cx2為X電容，防止差模干擾。差模干擾大時(shí)，可增加其值進(jìn)行抑制；Cy1和Cy2為Y電容，防止共模干擾。共模干擾大時(shí)，可增加其值進(jìn)行抑制。需要注意的是，如自行設(shè)計(jì)濾波電路，Y電容不可設(shè)計(jì)在輸入端，也不可雙端都加Y電容。

浪涌設(shè)計(jì)一般采用壓敏電阻。差?？筛鶕?jù)電源輸入耐壓選?。还材Ｐ枰娫摧斎肽蛪汉?a target="_blank">產(chǎn)品耐壓測(cè)試綜合考慮。

當(dāng)浪涌能量大時(shí)，也可考慮壓敏電阻（或TVS）與放電管組合設(shè)計(jì)。

1 電源輸入部分的EMC設(shè)計(jì)

應(yīng)遵循①先防護(hù)后濾波；②CLASS B規(guī)格要求的電源輸入端推薦兩級(jí)濾波電路，且盡量靠近輸入端；③在電源輸入端濾波電路前和濾波電路中無采樣電路和其它分叉電路；如果一定有采樣電路，采樣電路應(yīng)額外增加了足夠的濾波電路。

原因說明：

①先防護(hù)后濾波：

第一級(jí)防護(hù)器件應(yīng)在濾波器件之前，防止濾波器件在浪涌、防雷測(cè)試中損壞，或?qū)е聻V波參數(shù)偏離，第二級(jí)保護(hù)器件可以放在濾波器件的后面；選擇防護(hù)器件時(shí)，還應(yīng)考慮個(gè)頭不要太大，防止濾波器件在PCB布局時(shí)距離接口太遠(yuǎn)，起不到濾波效果。

②CLASS B規(guī)格要求的電源輸入端推薦兩級(jí)濾波電路，且盡量靠近輸入端：

CLASSB要求比CLASS A要求小10dB，即小3倍，所以應(yīng)有兩級(jí)濾波電路；

CLASSA規(guī)格要求至少一級(jí)濾波電路；所謂一級(jí)濾波電路指包含一級(jí)共模電感的濾波電路。

③在電源輸入端濾波電路前和濾波電路中無采樣電路和其它分叉電路；如果一定有采樣電路，采樣電路應(yīng)額外增加了足夠的濾波電路：

電源采樣電路應(yīng)從濾波電路后?。?/p>

如果采用電路精度很高，必須從電源輸入口進(jìn)行采樣時(shí)，必須增加額外濾波電路。

2 電源輸出部分的EMC設(shè)計(jì)

應(yīng)遵循①電源模塊輸出一定要求有濾波措施,推薦使用共模電感或差模電感；②長(zhǎng)距離電源走線是否預(yù)留足夠電容組10uF/0.1uF或1uF/0.01uF，應(yīng)考慮PCB板每間隔187.5px放置一對(duì)。

原因說明：

①電源模塊輸出一定要求有濾波措施,推薦使用共模電感或差模電感：

用共模電感進(jìn)行濾波，防止開關(guān)電源的噪聲串到整個(gè)單板的電源、地上；

用磁珠進(jìn)行濾波，防止開關(guān)電源的噪聲串到整個(gè)單板的電源、地上；

在電源輸出端設(shè)計(jì)Y電容時(shí)，需斟酌，如有螺釘可使Y電容就近接地時(shí)，可考慮增加，否則不用。

②長(zhǎng)距離電源走線是否預(yù)留足夠電容組10uF/0.1uF或1uF/0.01uF，應(yīng)考慮PCB板每間隔187.5px放置一對(duì)：

當(dāng)電源模塊有多路電源輸出時(shí)，比如提供給通訊接口的通訊電源、地，提供給傳感器供電的12V、24V電源、地，提供給繼電器驅(qū)動(dòng)用的12V電源、地，均會(huì)存在長(zhǎng)距離走線問題，為了使電源、地之間的阻抗最小，且回路最小，應(yīng)每隔187.5px增加一對(duì)電容。

3 電源轉(zhuǎn)換芯片的EMC設(shè)計(jì)

應(yīng)遵循電源轉(zhuǎn)換芯片輸入輸出端應(yīng)并聯(lián)BULK電容和去耦電容；電容容值應(yīng)依據(jù)芯片手冊(cè)推薦，或者依據(jù)驅(qū)動(dòng)能力來估算；開關(guān)轉(zhuǎn)換芯片輸出應(yīng)考慮磁珠進(jìn)行濾波。

B.接口電路

接口電路多種多樣，一般需電纜引出的接口電路需要較完備的電磁兼容設(shè)計(jì)，如CAN總線、RS485總線；其他的接口電路如RS232、USB等一般采用磁珠加TVS管設(shè)計(jì)。

1 RS485/CAN接口設(shè)計(jì)

RS485接口標(biāo)準(zhǔn)電路如下：

在具體設(shè)計(jì)中，R1/R2用自恢復(fù)保險(xiǎn)絲，保護(hù)效果更好。一般不使用放電管；TVS管可作為預(yù)留設(shè)計(jì)（取決于驅(qū)動(dòng)芯片內(nèi)部是否包含TVS管）。

需要注意的是，共模電容需設(shè)計(jì)在接口端，這樣做的原因是抑制外部的傳導(dǎo)干擾和快速脈沖群干擾，以免其對(duì)RS485數(shù)據(jù)通信產(chǎn)生擾亂。

CAN接口保護(hù)時(shí)，TVS和電容參數(shù)略有不同。

RS-485總線共模電壓范圍為-7～+12V；

CAN總線的共模電壓為-2~+7 V。

2 RS232接口設(shè)計(jì)

RS232接口標(biāo)準(zhǔn)電路如下：

485/CAN差分接口優(yōu)先選用共模電感或者磁珠進(jìn)行濾波，232接口用磁珠進(jìn)行濾波；濾波電路盡量靠近端口，磁珠或共模電感到端子間PCB走線長(zhǎng)度小于62.5px；如防護(hù)器件過多，磁珠到端子間PCB走線長(zhǎng)度距離大于62.5px，則應(yīng)在最靠近接口處增加Y電容或高壓電容進(jìn)行濾波，Y電容要滿足耐壓要求；如果采用屏蔽電纜，屏蔽層要接PGND；需要接出到端子的通訊地需要經(jīng)過濾波。

3 USB接口設(shè)計(jì)

USB接口標(biāo)準(zhǔn)電路如下：

具體設(shè)計(jì)中，共模電感一般用磁珠代替；C1、C2共模電容為預(yù)留設(shè)計(jì)，當(dāng)USB口有輻射輸出干擾時(shí)，C1、C2可對(duì)其進(jìn)行抑制。

需要注意的是，因USB數(shù)據(jù)速率高，選用TVS時(shí)必須采用低電容的TVS管，TVS管最少能承受8KV以上的接觸靜電放電。

4 S_VIDEO接口設(shè)計(jì)

S_VIDEO接口標(biāo)準(zhǔn)電路如下：

磁珠電容可根據(jù)實(shí)際情況進(jìn)行參數(shù)調(diào)整。

5 以太網(wǎng)接口設(shè)計(jì)

以太網(wǎng)接口標(biāo)準(zhǔn)電路如下：

當(dāng)網(wǎng)口變壓器共模抑制比較差或需要通過的標(biāo)準(zhǔn)比較嚴(yán)酷時(shí)，需要增加L1、L2共模電感；C9、C10、C11、C12為預(yù)設(shè)計(jì)，根據(jù)實(shí)際的情況增加，一般不需要增加；C2、C3為與設(shè)計(jì)，根據(jù)是實(shí)際的情況增加或調(diào)整。

C.時(shí)鐘晶體電路

時(shí)鐘晶體電路一般有兩種：無源晶體電路和有源震蕩器電路。時(shí)鐘晶體電路一般是輻射發(fā)射的干擾源。

1 無源晶體

無源晶體標(biāo)準(zhǔn)電路如下：

在實(shí)際設(shè)計(jì)時(shí)，R3電阻和C3電容為預(yù)留設(shè)計(jì)。R3電阻可幫助啟震；C3電容可改善震蕩信號(hào)質(zhì)量。

2 有源震蕩器

標(biāo)準(zhǔn)電路如下：

實(shí)際設(shè)計(jì)時(shí)，C1是預(yù)留設(shè)計(jì)。C1電容可改善震蕩器輸出信號(hào)質(zhì)量。

供電磁珠一般不可缺省，其作用時(shí)防止震蕩器的高頻信號(hào)通過電源污染外部電路。

時(shí)鐘芯片電源管腳采用LC濾波電路或者PI濾波電路；晶體外殼要做接地設(shè)計(jì)；時(shí)鐘信號(hào)分叉時(shí)在分叉后每路都設(shè)置匹配電阻，匹配電阻靠近時(shí)鐘芯片；T型網(wǎng)絡(luò)，或采用末端匹配。

二.常用電路PCB設(shè)計(jì)的EMC考慮

A.器件的布局

在PCB設(shè)計(jì)的過程中，從EMC角度，首先要考慮三個(gè)主要因素:輸入/輸出引腳的個(gè)數(shù),器件密度和功耗。一個(gè)實(shí)用的規(guī)則是片狀元件所占面積為基片的20%,每平方英寸耗散功率不大于2W。

在器件布置方面,原則上應(yīng)將相互有關(guān)的器件盡量靠近,將數(shù)字電路、模擬電路及電源電路分別放置,將高頻電路與低頻電路分開。易產(chǎn)生噪聲的器件、小電流電路、大電流電路等應(yīng)盡量遠(yuǎn)離邏輯電路。對(duì)時(shí)鐘電路和高頻電路等主要干擾和輻射源應(yīng)單獨(dú)安排,遠(yuǎn)離敏感電路。輸入輸出芯片要位于接近混合電路封裝的I/O出口處。

高頻元器件盡可能縮短連線,以減少分布參數(shù)和相互間的電磁干擾,易受干擾元器件不能相互離得太近,輸入輸出盡量遠(yuǎn)離。震蕩器盡可能靠近使用時(shí)鐘芯片的位置,并遠(yuǎn)離信號(hào)接口和低電平信號(hào)芯片。元器件要與基片的一邊平行或垂直,盡可能使元器件平行排列,這樣不僅會(huì)減小元器件之間的分布參數(shù),也符合混合電路的制造工藝,易于生產(chǎn)。

在混合電路基片上電源和接地的引出焊盤應(yīng)對(duì)稱布置,最好均勻地分布許多電源和接地的I/O連接。裸芯片的貼裝區(qū)連接到最負(fù)的電位平面。

在選用多層混合電路時(shí),電路板的層間安排隨著具體電路改變,但一般具有以下特征。

(1)電源和地層分配在內(nèi)層,可視為屏蔽層,可以很好地抑制電路板上固有的共模RF干擾,減小高頻電源的分布阻抗。

(2)板內(nèi)電源平面和地平面盡量相互鄰近,一般地平面在電源平面之上,這樣可以利用層間電容作為電源的平滑電容,同時(shí)接地平面對(duì)電源平面分布的輻射電流起到屏蔽作用。

(3)布線層應(yīng)盡量安排與電源或地平面相鄰以產(chǎn)生通量對(duì)消作用。

B.PCB走線

在電路設(shè)計(jì)中,往往只注重提高布線密度,或追求布局均勻,忽視了線路布局對(duì)預(yù)防干擾的影響,使大量的信號(hào)輻射到空間形成干擾,可能會(huì)導(dǎo)致更多的電磁兼容問題。因此,良好的布線是決定設(shè)計(jì)成功的關(guān)鍵。

1 地線的布局

地線不僅是電路工作的電位參考點(diǎn),還可以作為信號(hào)的低阻抗回路。地線上較常見的干擾就是地環(huán)路電流導(dǎo)致的地環(huán)路干擾。解決好這一類干擾問題,就等于解決了大部分的電磁兼容問題。地線上的噪音主要對(duì)數(shù)字電路的地電平造成影響,而數(shù)字電路輸出低電平時(shí),對(duì)地線的噪聲更為敏感。地線上的干擾不僅可能引起電路的誤動(dòng)作,還會(huì)造成傳導(dǎo)和輻射發(fā)射。因此,減小這些干擾的重點(diǎn)就在于盡可能地減小地線的阻抗(對(duì)于數(shù)字電路,減小地線電感尤為重要)。

地線的布局要注意以下幾點(diǎn):

(1)根據(jù)不同的電源電壓,數(shù)字電路和模擬電路分別設(shè)置地線。

(2)公共地線盡可能加粗。在采用多層厚膜工藝時(shí),可專門設(shè)置地線面,這樣有助于減小環(huán)路面積,同時(shí)也降低了接受天線的效率。并且可作為信號(hào)線的屏蔽體。

(3)應(yīng)避免梳狀地線,這種結(jié)構(gòu)使信號(hào)回流環(huán)路很大,會(huì)增加輻射和敏感度,并且芯片之間的公共阻抗也可能造成電路的誤操作。

(4)板上裝有多個(gè)芯片時(shí),地線上會(huì)出現(xiàn)較大的電位差,應(yīng)把地線設(shè)計(jì)成封閉環(huán)路,提高電路的噪聲容限。

(5)同時(shí)具有模擬和數(shù)字功能的電路板,模擬地和數(shù)字地通常是分離的,只在電源處連接。

2 電源線的布局

一般而言,除直接由電磁輻射引起的干擾外,經(jīng)由電源線引起的電磁干擾最為常見。因此電源線的布局也很重要,通常應(yīng)遵守以下規(guī)則。

(1)電源線盡可能靠近地線以減小供電環(huán)路面積,差模輻射小,有助于減小電路交擾。不同電源的供電環(huán)路不要相互重疊。

(2)采用多層工藝時(shí),模擬電源和數(shù)字電源分開,避免相互干擾。不要把數(shù)字電源與模擬電源重疊放置,否則就會(huì)產(chǎn)生耦合電容,破壞分離度。

(3)電源平面與地平面可采用完全介質(zhì)隔離,頻率和速度很高時(shí),應(yīng)選用低介電常數(shù)的介質(zhì)漿料。電源平面應(yīng)靠近接地平面,并安排在接地平面之下,對(duì)電源平面分布的輻射電流起到屏蔽作用。

(4)芯片的電源引腳和地線引腳之間應(yīng)進(jìn)行去耦。去耦電容采用0.01uF的片式電容,應(yīng)貼近芯片安裝,使去耦電容的回路面積盡可能減小。

(5)選用貼片式芯片時(shí),盡量選用電源引腳與地引腳靠得較近的芯片,可以進(jìn)一步減小去耦電容的供電回路面積,有利于實(shí)現(xiàn)電磁兼容。

3 信號(hào)線的布局

在使用單層薄膜工藝時(shí),一個(gè)簡(jiǎn)便適用的方法是先布好地線,然后將關(guān)鍵信號(hào),如高速時(shí)鐘信號(hào)或敏感電路靠近它們的地回路布置,最后對(duì)其它電路布線。信號(hào)線的布置最好根據(jù)信號(hào)的流向順序安排,使電路板上的信號(hào)走向流暢。

如果要把EMI減到最小,就讓信號(hào)線盡量靠近與它構(gòu)成的回流信號(hào)線,使回路面積盡可能小,以免發(fā)生輻射干擾。低電平信號(hào)通道不能靠近高電平信號(hào)通道和無濾波的電源線,對(duì)噪聲敏感的布線不要與大電流、高速開關(guān)線平行。如果可能,把所有關(guān)鍵走線都布置成帶狀線。不相容的信號(hào)線(數(shù)字與模擬、高速與低速、大電流與小電流、高電壓與低電壓等)應(yīng)相互遠(yuǎn)離,不要平行走線。信號(hào)間的串?dāng)_對(duì)相鄰平行走線的長(zhǎng)度和走線間距極其敏感,所以盡量使高速信號(hào)線與其它平行信號(hào)線間距拉大且平行長(zhǎng)度縮小。

導(dǎo)帶的電感與其長(zhǎng)度和長(zhǎng)度的對(duì)數(shù)成正比,與其寬度的對(duì)數(shù)成反比。因此,導(dǎo)帶要盡可能短,同一元件的各條地址線或數(shù)據(jù)線盡可能保持長(zhǎng)度一致,作為電路輸入輸出的導(dǎo)線盡量避免相鄰平行,最好在之間加接地線,可有效抑制串?dāng)_。低速信號(hào)的布線密度可以相對(duì)大些,高速信號(hào)的布線密度應(yīng)盡量小。

在多層厚膜工藝中,除了遵守單層布線的規(guī)則外還應(yīng)注意:

盡量設(shè)計(jì)單獨(dú)的地線面,信號(hào)層安排與地層相鄰。不能使用時(shí),必須在高頻或敏感電路的鄰近設(shè)置一根地線。分布在不同層上的信號(hào)線走向應(yīng)相互垂直,這樣可以減少線間的電場(chǎng)和磁場(chǎng)耦合干擾;同一層上的信號(hào)線保持一定間距,最好用相應(yīng)地線回路隔離,減少線間信號(hào)串?dāng)_。每一條高速信號(hào)線要限制在同一層上。信號(hào)線不要離基片邊緣太近,否則會(huì)引起特征阻抗變化,而且容易產(chǎn)生邊緣場(chǎng),增加向外的輻射。

4 時(shí)鐘線路的布局

時(shí)鐘電路在數(shù)字電路中占有重要地位,同時(shí)又是產(chǎn)生電磁輻射的主要來源。一個(gè)具有2ns上升沿的時(shí)鐘信號(hào)輻射能量的頻譜可達(dá)160MHz。因此設(shè)計(jì)好時(shí)鐘電路是保證達(dá)到整個(gè)電路電磁兼容的關(guān)鍵。關(guān)于時(shí)鐘電路的布局,有以下注意事項(xiàng):

(1)不要采用菊花鏈結(jié)構(gòu)傳送時(shí)鐘信號(hào),而應(yīng)采用星型結(jié)構(gòu),即所有的時(shí)鐘負(fù)載直接與時(shí)鐘功率驅(qū)動(dòng)器相互連接。

(2)所有連接晶振輸入/輸出端的導(dǎo)帶盡量短,以減少噪聲干擾及分布電容對(duì)晶振的影響。

(3)晶振電容地線應(yīng)使用盡量寬而短的導(dǎo)帶連接至器件上;離晶振最近的數(shù)字地引腳,應(yīng)盡量減少過孔。