非門（反相器）介紹

非門實(shí)現(xiàn)的是邏輯功能為 out = -in, 即將輸入信號(hào)做一個(gè)反向，故也稱為反相器。其門級(jí)示意圖如下：

Verilog描述如下（“//”后面的語句為注釋語句）：

wire in; //wire 為線信號(hào)關(guān)鍵字

wire out;

assign out = ~in; //assign 為賦值語句，~表示反向；

相應(yīng)的邏輯真值表如下：

相應(yīng)的CMOS結(jié)構(gòu)如下：由一個(gè)PMOS和NMOS組成，PMOS做上拉，與VDD相連；NMOS做下拉，與GND相連。

簡(jiǎn)單分析一下我們要實(shí)現(xiàn)的功能，無非就是當(dāng) in 為 0 （低電平）時(shí)，out輸出為1（高電平），即out跟電源VDD相連；當(dāng) in 為 1（高電平）時(shí)，out輸出為0（低電平），即out要跟GND（地）相連。故上面的非門CMOS電路的等效電路如下：當(dāng)in 為0時(shí)開關(guān)k1閉合，k2打開，即out與VDD相連，輸出為1;當(dāng)in 為1時(shí)開關(guān)k1打開，k2閉合，即out與GND相連，輸出為0。

故PMOS相當(dāng)于一個(gè)開關(guān)，如下當(dāng)G端為低電平時(shí)，D端與S端才連通；

故NMOS相當(dāng)于一個(gè)開關(guān)，如下當(dāng)G端為高電平時(shí)，D端與S端才連通；

拓展：現(xiàn)在常見的數(shù)字集成電路其底層的基本邏輯電路都是由CMOS結(jié)構(gòu)構(gòu)成。上拉邏輯部分由PMOS組成，下拉邏輯部分由NMOS組成。反相器就是一個(gè)最基本的CMOS邏輯電路，上拉部分只有一個(gè)PMOS，下拉部分只有一個(gè)NMOS。后面還會(huì)講到其它邏輯門電路，到時(shí)候大家對(duì)CMOS邏輯的了解就更深入了。