如何快速、高效地使時序收斂是很多FPGA工程師都要面臨的一個問題。這時，大家可能都會想到ug949。這是Xilinx提供的一個很好的文檔。作為工程經(jīng)驗的總結(jié)，這個文檔也包含了時序收斂的方法。在這個文檔的基礎(chǔ)上，Xilinx最近又發(fā)布了一篇新文檔ug1292（可直接在Xilinx官網(wǎng)搜索下載）。這個文檔把ug949中時序收斂的相關(guān)內(nèi)容單獨提取出來，更系統(tǒng)、更直觀地介紹了時序收斂的方法。ug1292可以視為時序收斂的一個快速參考手冊，而ug949可以當(dāng)作“字典“，用于查找更為具體的信息。

ug1292時序收斂快速參考手冊

這個手冊只有十頁內(nèi)容，每一頁都有流程圖或表格，因此具有很強(qiáng)的可操作性。這十頁內(nèi)容如下表格所示?？梢钥吹?，該手冊幾乎涵蓋了所有解決時序違例的基本方法。

如何使用這個手冊

這個手冊與ug949的理念是一致的即”盡可能地把所有問題放在設(shè)計初期解決“。寧可在設(shè)計初期花費更多的時間，也不要等到布局布線后才開始發(fā)現(xiàn)問題再解決問題。因為，在設(shè)計后期，往往會面臨牽一發(fā)而動全身的被動局面。即使一個小的改動都有可能花費很多的時間和精力甚至造成返工。就時序收斂而言，在定義設(shè)計規(guī)格時就要有所考慮；寫代碼時要從代碼風(fēng)格角度考慮對時序的影響；綜合之后就要查看時序報告，檢查設(shè)計潛在問題。這也是ug1292為什么把初始設(shè)計檢查放在第一頁的主要原因。建議最好在開始設(shè)計之前通讀一下該文檔，了解一下對于時序違例路徑：

邏輯延遲占總延遲多大百分比時需要優(yōu)化

布線延遲占總延遲多大百分比時需要優(yōu)化

時鐘歪斜和時鐘不確定性超過哪個界限時需要優(yōu)化

WHS在哪個階段超過哪個界限時需要優(yōu)化

如果能對這些數(shù)值做到心中有數(shù)，那么當(dāng)面臨相關(guān)問題時就可以有的放矢。更為關(guān)鍵的是充分理解第二頁內(nèi)容：時序收斂基線流程。

在設(shè)計綜合之后，就開始按照手冊第一頁流程對設(shè)計進(jìn)行初始檢查。當(dāng)檢查都過關(guān)之后，才可以進(jìn)行下一頁的操作。在設(shè)計后期，根據(jù)上述數(shù)值判定造成時序違例的主要因素，然后回到相應(yīng)頁碼查看解決方案。