采用Zynq SDR套件的DDS HLS IP
聲明：本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人，不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學(xué)習(xí)之用，如有內(nèi)容侵權(quán)或者其他違規(guī)問題，請聯(lián)系本站處理。
舉報(bào)投訴
-
賽靈思
+關(guān)注
關(guān)注
32文章
1794瀏覽量
131246 -
Zynq
+關(guān)注
關(guān)注
10文章
609瀏覽量
47174
發(fā)布評論請先 登錄
相關(guān)推薦
AMD/Xilinx Zynq? UltraScale+ ? MPSoC ZCU102 評估套件
AMD/Xilinx Zynq? UltraScale+ ? MPSoC ZCU102 評估套件可快速啟動(dòng)汽車、工業(yè)、視頻和通信應(yīng)用設(shè)計(jì)。AMD/Xilinx MPSoC ZCU102 評估套件
Xilinx DDS IP核的使用和參數(shù)配置
用RAM實(shí)現(xiàn)一個(gè)DDS，從原理上來說很簡單，在實(shí)際使用的時(shí)候，可能沒有直接使用官方提供的IP核來的方便。這個(gè)博客就記錄一下，最近使用到的這個(gè)DDS IP。
zynq7000 BSP無法在u-boot加載運(yùn)行怎么解決？
1、硬件配置zynq7000 zedboard
2、下載git，回退到支持zynq7000 的bsp包
3、采用xilinx sdk工具可以運(yùn)行thread-zynq7000.elf
發(fā)表于 09-27 09:26
zynq7000 BSP無法在u-boot加載運(yùn)行，為什么？
1、硬件配置zynq7000 zedboard
2、下載git，回退到支持zynq7000 的bsp包
3、采用xilinx sdk工具可以運(yùn)行thread-zynq7000.elf
發(fā)表于 09-13 07:06
有效的代理IP采用合適的切換方法用戶可以實(shí)現(xiàn)高效的網(wǎng)絡(luò)IP切換操作
IP
jf_62215197
發(fā)布于 :2024年08月20日 07:32:44
優(yōu)化 FPGA HLS 設(shè)計(jì)
優(yōu)化 FPGA HLS 設(shè)計(jì)
用工具用 C 生成 RTL 的代碼基本不可讀。以下是如何在不更改任何 RTL 的情況下提高設(shè)計(jì)性能。
介紹
高級設(shè)計(jì)能夠以簡潔的方式捕獲設(shè)計(jì)，從而
發(fā)表于 08-16 19:56
時(shí)間同步對DDS實(shí)時(shí)性能的影響#DDS #TSN #時(shí)間敏感網(wǎng)絡(luò)
網(wǎng)絡(luò)DDS
北匯信息POLELINK
發(fā)布于 :2024年05月30日 10:38:03
西門子推出Solido IP驗(yàn)證套件
西門子數(shù)字化工業(yè)軟件近日發(fā)布了Solido? IP驗(yàn)證套件，這是一套全面的自動(dòng)化簽核解決方案，專為設(shè)計(jì)知識產(chǎn)權(quán)（IP）的質(zhì)量保證而生。此套件專注于為標(biāo)準(zhǔn)單元、存儲器以及
西門子推出Solido IP驗(yàn)證套件，為下一代IC設(shè)計(jì)提供端到端的芯片質(zhì)量保證
西門子集成的驗(yàn)證套件能夠在整個(gè)IC設(shè)計(jì)周期內(nèi)提供無縫的IP質(zhì)量保證，為IP開發(fā)團(tuán)隊(duì)提供完整的工作流程 西門子工業(yè)軟件日前推出Solido?IP驗(yàn)證套
發(fā)表于 05-24 10:36
?396次閱讀
簡談Xilinx Zynq-7000嵌入式系統(tǒng)設(shè)計(jì)與實(shí)現(xiàn)
今天給大俠帶來簡談Xilinx Zynq-7000嵌入式系統(tǒng)設(shè)計(jì)與實(shí)現(xiàn)，話不多說，上貨。
Xilinx的ZYNQ系列FPGA是二種看上去對立面的思想的融合，ARM處理器的串行執(zhí)行+FPGA
發(fā)表于 05-08 16:23
Xilinx ZYNQ 動(dòng)手實(shí)操演練
了最終平臺產(chǎn)品的基礎(chǔ)。賽靈思聯(lián)盟計(jì)劃生態(tài)系統(tǒng)和ARM互聯(lián)社區(qū)的成員提供的軟件開發(fā)與硬件設(shè)計(jì)實(shí)現(xiàn)工具、廣泛采用的操作系統(tǒng)、調(diào)試器、IP及其他元素的工具就好像“電鍍”在一起一樣，從而使可擴(kuò)展處理平臺成為
發(fā)表于 05-03 19:28
簡談Xilinx Zynq-7000嵌入式系統(tǒng)設(shè)計(jì)與實(shí)現(xiàn)
今天給大俠帶來簡談Xilinx Zynq-7000嵌入式系統(tǒng)設(shè)計(jì)與實(shí)現(xiàn)，話不多說，上貨。
Xilinx的ZYNQ系列FPGA是二種看上去對立面的思想的融合，ARM處理器的串行執(zhí)行+FPGA
發(fā)表于 04-10 16:00
適用于Linux的QRadioLink SDR客戶應(yīng)用程序
QRadioLink 是一個(gè) GNU/Linux 多模（模擬和數(shù)字）SDR（軟件定義無線電）收發(fā)器應(yīng)用程序，利用網(wǎng)絡(luò)實(shí)現(xiàn)電臺與 VOIP 橋接（IP 上的電臺），它建立在 GNU 電臺之上，允許使用不同的數(shù)字和模擬無線電信號以及 Qt5 用戶界面來試驗(yàn)軟件定義無線電硬件。
AMD-Xilinx的Vitis-HLS編譯指示小結(jié)
流水線指令
pragma HLS pipeline
通過流水線提高性能是計(jì)算機(jī)架構(gòu)設(shè)計(jì)的8個(gè)偉大思想之一，不管是硬件設(shè)計(jì)還是軟件設(shè)計(jì)，流水線設(shè)計(jì)（pipeline）都能夠用更多的資源來實(shí)現(xiàn)高速
發(fā)表于 12-31 21:20
工商網(wǎng)監(jiān)
評論