RM新时代网站-首页

0
  • 聊天消息
  • 系統(tǒng)消息
  • 評論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

jesd204b協(xié)議傳輸層采樣下的單通道映射

西西 ? 來源:csdn ? 2019-02-08 07:48 ? 次閱讀

傳輸層

數(shù)據(jù)傳輸層的主要功能將AD轉(zhuǎn)換器采樣的數(shù)據(jù)映射成8bit位寬的字節(jié)數(shù)據(jù)。先將所有的采樣數(shù)據(jù)線性的排開,然后添加控制字和控制位得到words,也可以選擇不加控制字和控制位,則words和之前排列的采樣數(shù)據(jù)相同,添加控制字和控制位有兩種方法,第一種在每一個采樣點的末尾添加控制位;第二種不在采樣點末尾添加控制位,在所有采樣點的末尾添加一個控制字,控制字里面的控制位對應(yīng)前面的采樣點。通過添加tail將words進行擴展,使每一個word的位數(shù)為N?位,這個值是4的倍數(shù),控制字不需要擴展。最后將數(shù)據(jù)劃分得到L*F個字節(jié),對應(yīng)L個通道。在下面會詳細介紹。

JESD204B數(shù)據(jù)映射可以由一下幾個參數(shù)控制:

a) L:AD轉(zhuǎn)換器所擁有的鏈路數(shù)量。

b) M:AD轉(zhuǎn)換器中的轉(zhuǎn)換單元數(shù)量。

c) F:每一幀數(shù)據(jù)中的字節(jié)個數(shù)。

d) N:AD轉(zhuǎn)換器的分辨率。

e) N?:每個樣本被封裝之后的位數(shù)。

f) CS:控制位數(shù)

g) K:每個多幀的幀數(shù),1到32之間的整數(shù)。

h) S:每幀數(shù)據(jù)中的采樣點數(shù)

i) HD:高密度模式,HD=0時,單一的采樣數(shù)據(jù)只會在某一個鏈路上面?zhèn)鬏敚籋D=1時,采樣數(shù)據(jù)會被拆分在多個LANE傳輸。

j) CF:控制字個數(shù),每一個控制字是8位的數(shù)據(jù)。

k) T:tail bit

JESD204B數(shù)據(jù)映射按照S的取值分為兩種情況:正常采樣情況下的數(shù)據(jù)映射和過采樣情況下的數(shù)據(jù)映射。當(dāng)S=1,是正常采樣情況下的數(shù)據(jù)映射;當(dāng)S》1,是過采樣情況下的數(shù)據(jù)映射。正常采樣情況下,幀時鐘等于采樣時鐘;過采樣情況下,采樣時鐘是幀時鐘的S倍。

JESD204B數(shù)據(jù)映射按照L的取值分為兩種情況:單通道數(shù)據(jù)映射和多通道數(shù)據(jù)映射。當(dāng)L等于1,是單通道數(shù)據(jù)映射;當(dāng)L》1,是多通道映射。

數(shù)據(jù)映射一共5步,過采樣和正常采樣的映射主要在第一步數(shù)據(jù)排列有些不同,正常采樣可以看成過采樣的一種特殊情況。多通道映射主要在第5步,數(shù)據(jù)劃分的不同。

正常采樣情況下的單通道映射(S=1,L=1)

AD轉(zhuǎn)換單元有M個,N位分辨率,數(shù)據(jù)映射分為5個步驟:

1) 每個AD轉(zhuǎn)換單元有一個采樣點,M個轉(zhuǎn)換單元一共M個采樣點,每一個采樣點有N位數(shù)據(jù),將M個采樣點線性的排列在一橫排,高位在前,低位在后。

2) 將采樣點映射為words,這一步實質(zhì)就是給采樣點添加控制位或者控制字。如果這一步選擇不添加控制位和控制字(CS=0,CF=0),那么映射的words和之前的采樣點完全相同,words的個數(shù)與采樣點個數(shù)相等,M個word,每一個word長度是N位。如果添加控制位和控制字,有兩種情況:①在每一個采樣點的最低位后面添加控制位(控制位個數(shù)根據(jù)CS決定)構(gòu)成word,一共M個word,每一個word長度是N+CS位。②不在采樣點的后面添加控制位,將所有控制位組合在一起,構(gòu)成控制字,放在所有采樣點的最后面,控制字個數(shù)由CF決定。(控制字的位數(shù):M*S*CS/CF)最后構(gòu)成了M+CF個words。

3) 如果words不是4的整數(shù)倍,需要通過添加tail對words進行擴展,擴展完的words叫“NG”。這一步是可以選擇性操作的,當(dāng)傳輸效率比易配置優(yōu)先級更高的時候,這步可以忽略(怎么配置)。通過添加控制位和tail,NG有N?位,N?=N+CS+tail,(CS加在控制字里面的時候,這里CS應(yīng)該為0,只有當(dāng)CS加在每個采樣點后面,CS才等于它實際的值)N?是4的倍數(shù),N?其實就是一個采樣點最后所要映射成的數(shù)據(jù)的位數(shù)。

4) 映射之后的所有數(shù)據(jù)如果不是8的倍數(shù),在末尾添加tail,使數(shù)據(jù)是8的倍數(shù)

5) 將所有的數(shù)據(jù)按8位一個字節(jié)劃分,一共得到F個字節(jié),所以最后這M個采樣點構(gòu)成了一個F字節(jié)的幀。這F字節(jié)的幀將在這單通道內(nèi)傳輸。

從這上面步驟看出來F其實是根據(jù)采樣點個數(shù),數(shù)據(jù)映射方式最后計算出來的。

jesd204b協(xié)議傳輸層采樣下的單通道映射

2.2過采樣情況下的單通道映射(S》1,L=1)

過采樣情況下的映射與正常采樣情況下的映射除了第一步不同,其他不相同。M個采樣單元,每一個采樣單元S個采樣點,將這M*S個采樣點按照線性順序排列(ADC1_sample1, ADC1_sample2,……,ADC1_sampleS, ADC2_sample1,ADC2_sample2,……,ADC2_sampleS,……,ADCM_sample1, ADCM_sample2,……,ADCM_sampleS)

jesd204b協(xié)議傳輸層采樣下的單通道映射

2.3多通道映射數(shù)據(jù)映射(L》1)

多通道映射和單通道映射前4步相同,只是最后一步不同,最后一步將數(shù)據(jù)劃分為L*F個字節(jié),分別對應(yīng)L個通道。

jesd204b協(xié)議傳輸層采樣下的單通道映射

在多通道的時候講了一個參數(shù)HD,HD的值決定了一個采樣點最后是映射到一個單獨的LANE,還是映射到多個LANE。

jesd204b協(xié)議傳輸層采樣下的單通道映射

Figure23 24 25分別是無控制字,1個控制字,2個控制字情況下的映射。當(dāng)多通道映射,且有控制字的時候,L個鏈路分為CF個組,每一個組包括L/CF個鏈路,每組傳輸M*S/CF個采樣點。

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請聯(lián)系本站處理。 舉報投訴
  • AD轉(zhuǎn)換器
    +關(guān)注

    關(guān)注

    4

    文章

    250

    瀏覽量

    41409
  • JESD204B協(xié)議
    +關(guān)注

    關(guān)注

    1

    文章

    4

    瀏覽量

    2857
收藏 人收藏

    評論

    相關(guān)推薦

    JESD204B的常見疑問解答

    ,使用JESD204B的雙通道ADC。大部分情況,雙通道ADC針對兩個轉(zhuǎn)換器提供單個時鐘輸入。它將迫使ADC以同樣的頻率進行模擬采樣。但對
    發(fā)表于 01-03 06:35

    在Xilinx FPGA上快速實現(xiàn)JESD204B

    。JESD204B 協(xié)議實現(xiàn)概述JESD204B規(guī)范定義了實現(xiàn)該協(xié)議數(shù)據(jù)流的四個關(guān)鍵,如圖1所示。傳輸
    發(fā)表于 10-16 06:02

    JESD204B串行接口時鐘的優(yōu)勢

    JESD204B 就顯得極其重要。下圖是典型的JESD204B 系統(tǒng)的系統(tǒng)連接,Device Clock 是器件工作的主時鐘,一般在數(shù)模轉(zhuǎn)換器里為 其采樣時鐘或者整數(shù)倍頻的時鐘,其協(xié)議
    發(fā)表于 06-19 05:00

    FPGA高速數(shù)據(jù)采集設(shè)計之JESD204B接口應(yīng)用場景

    JESD204B協(xié)議ADC多片多通道之間采樣點相對時延固定,從而確保各通道采集信號相位一致。JESD20
    發(fā)表于 12-03 17:32

    FPGA高速數(shù)據(jù)采集設(shè)計之JESD204B接口應(yīng)用場景

    該設(shè)計是一種軟硬件結(jié)合的簡化方案,通過合理設(shè)計硬件、設(shè)計SYSREF信號的扇出控制邏輯,在一定采樣率范圍內(nèi)滿足JESD204B協(xié)議ADC多片多通道之間
    發(fā)表于 12-04 10:11

    JESD204B協(xié)議有什么特點?

    在使用最新模數(shù)轉(zhuǎn)換器 (ADC) 和數(shù)模轉(zhuǎn)換器 (DAC) 設(shè)計系統(tǒng)時,我已知道了很多有關(guān) JESD204B 接口標(biāo)準(zhǔn)的信息,這些器件使用該協(xié)議與 FPGA 通信。那么在解決 ADC 至 FPGA
    發(fā)表于 04-06 06:53

    JESD204B協(xié)議介紹

    在使用我們的最新模數(shù)轉(zhuǎn)換器 (ADC) 和數(shù)模轉(zhuǎn)換器 (DAC) 設(shè)計系統(tǒng)時,我已知道了很多有關(guān) JESD204B 接口標(biāo)準(zhǔn)的信息,這些器件使用該協(xié)議與 FPGA 通信。此外,我還在 E2E 上的該
    發(fā)表于 11-21 07:02

    AD9164 JESD204B接口的傳輸是如何對I/Q數(shù)據(jù)進行映射的?

    AD9164 JESD204B接口的傳輸是如何對I/Q數(shù)據(jù)進行映射
    發(fā)表于 12-04 07:27

    基于JESD204B高速數(shù)據(jù)傳輸協(xié)議 通過DDC魔法乘以ADC的虛擬通道數(shù)

    JESD204B是一種高速數(shù)據(jù)傳輸協(xié)議,采用8位/10位編碼和加擾技術(shù),旨在確保足夠的信號完整性。針對JESD204B標(biāo)準(zhǔn),總吞吐量變?yōu)樵诖嗽O(shè)置中,由于AD9250中沒有其他數(shù)字處理任
    發(fā)表于 09-08 11:36 ?39次下載
    基于<b class='flag-5'>JESD204B</b>高速數(shù)據(jù)<b class='flag-5'>傳輸</b><b class='flag-5'>協(xié)議</b> 通過DDC魔法乘以ADC的虛擬<b class='flag-5'>通道</b>數(shù)

    JESD204B SystemC module 設(shè)計簡介(一)

    和RTL代碼的編寫。設(shè)計以最新的版本JESD204B.01(July 2011)為參考,設(shè)計根據(jù)數(shù)據(jù)流的傳輸分為傳輸、數(shù)據(jù)鏈路層、物理成進行代碼的編寫,其中
    發(fā)表于 11-17 09:36 ?3251次閱讀
    <b class='flag-5'>JESD204B</b> SystemC module 設(shè)計簡介(一)

    JESD204B傳輸的實現(xiàn)方式介紹

    這是ADI公司JESD204B在線研討會系列的第一部分,將討論傳輸的基本元素,及其在ADI高速ADC、DAC和收發(fā)器中的實現(xiàn)方式。
    的頭像 發(fā)表于 07-18 06:14 ?3200次閱讀

    理解JESD204B協(xié)議

    理解JESD204B協(xié)議
    發(fā)表于 11-04 09:52 ?4次下載
    理解<b class='flag-5'>JESD204B</b><b class='flag-5'>協(xié)議</b>

    JED204B是什么?JESD204B的分類及優(yōu)缺點介紹

    大部分的ADC和DAC都支持子類1,JESD204B標(biāo)準(zhǔn)協(xié)議中子類1包括:傳輸,鏈路層,物理。在少部分資料中也會介紹含有應(yīng)用
    發(fā)表于 05-10 15:52 ?2202次閱讀
    JED<b class='flag-5'>204B</b>是什么?<b class='flag-5'>JESD204B</b>的分類及優(yōu)缺點介紹

    JESD204B規(guī)范的傳輸介紹

    電子發(fā)燒友網(wǎng)站提供《JESD204B規(guī)范的傳輸介紹.pdf》資料免費下載
    發(fā)表于 11-28 10:43 ?0次下載
    <b class='flag-5'>JESD204B</b>規(guī)范的<b class='flag-5'>傳輸</b><b class='flag-5'>層</b>介紹

    JESD204B使用說明

    能力更強,布線數(shù)量更少。 本篇的內(nèi)容基于jesd204b接口的ADC和FPGA的硬件板卡,通過調(diào)用jesd204b ip核來一步步在FPGA內(nèi)部實現(xiàn)高速ADC數(shù)據(jù)采集,jesd204b協(xié)議
    的頭像 發(fā)表于 12-18 11:31 ?172次閱讀
    <b class='flag-5'>JESD204B</b>使用說明
    RM新时代网站-首页