圖3.用于測量功率開關(guān)損壞對隔離耐受性能影響的ADuM4223的EOS電路布局。

圖4.用于確定隔離耐受度功率限制的ADuM4223的EOS電路布局。

圖5.最糟糕情況下（輸入和輸出芯片直接承受電流時）ADuM4223的EOS電路。

無功率限制柵級驅(qū)動電路直接受損測試電路

還進(jìn)行了另一項仿真最壞情況的實驗，其中柵級驅(qū)動器的輸入和輸出芯片直接承受擊穿電流 (destructive energy)。在這次破壞性試驗中，將充滿電的大容量電容直接連接到柵級驅(qū)動器的輸出引腳（圖4）。該試驗展示了可能出現(xiàn)的最嚴(yán)重的過載情形，從而檢驗其隔離功能耐受性。電流直接流入驅(qū)動電路，而柵級電阻是唯一的功率限制裝置。繼電器S2將高壓耦合到柵級驅(qū)動器輸出電路。

圖5所示為最壞情況測試，其中沒有采用任何器件限制流入輸入和輸出芯片的電流。將750 V高壓通過開關(guān)S1直接施加于輸出芯片，即在沒有限流柵級電阻的情況下，將中高壓750 V直接施加于驅(qū)動器芯片會出現(xiàn)的最壞情況。

另一種可能的最壞情況是對驅(qū)動器的主側(cè)控制芯片施加過高的電源電壓。推薦使用的最大輸入電源電壓為5.5 V。如果產(chǎn)生輸入電壓的DC-DC轉(zhuǎn)換器失去調(diào)節(jié)能力，其輸出電壓就會增大。失去調(diào)節(jié)作用時，轉(zhuǎn)換器的輸出電壓可以增大到一流DC-DC轉(zhuǎn)換器的2到3倍。 ADuM4223 輸入芯片承受的功率有限，電阻、功率開關(guān)、電感等其他設(shè)備都和往常一樣在其各自的位置。這些器件會阻礙電流流入控制芯片。為了真實模擬DC-DC轉(zhuǎn)換器故障，選擇采用15 V、1.5 A限流值的電源電壓。

表1給出了使用圖3、圖4和圖5中的電路實施過載測試的結(jié)果。為了確定保護(hù)電路的作用，針對每個MOSFET/IGBT功率開關(guān)類型實施了兩次測試。在9、10和11的最壞情況測試中，使用了機(jī)械開關(guān)S1和S2。

表1. 不同功率開關(guān)及不同損壞條件下的破壞性試驗

圖6.損壞SPW2460C3生成的波形圖；未發(fā)現(xiàn)驅(qū)動器損壞情況。

圖7.損壞2xFDP5N50（并聯(lián)）生成的波形圖；柵級驅(qū)動器出現(xiàn)故障。

一般情況下，齊納二極管可以幫助保護(hù)驅(qū)動電路，如表所示（對比試驗1和試驗2）。但是當(dāng)柵極電阻的值過小時，盡管采用了齊納二極管，驅(qū)動器仍然會損壞（對比試驗3和試驗4）。

通過對比試驗2和試驗3，以及試驗3和試驗4，可以估算出損害驅(qū)動器的電流。通過試驗5和6可以得出一個非常有趣的結(jié)論：與功率等級相同的IGBT相比，超結(jié)MOSFET似乎能顯著降低流入柵極驅(qū)動器的功率水平。試驗9、10和11（未限制流入控制和驅(qū)動器芯片的電流）的目的是研究最壞情況下的隔離柵耐受性。

MOSFET和IGBT的不同破壞表現(xiàn)

破壞性試驗展示了功率開關(guān)受損時的各種波形。圖6所示的是超結(jié)MOSFET的波形。接通電路和芯片損壞之間的時間間隔 大約是100μs。只有非常有限的電流流入驅(qū)動器芯片，需承受過載情況。在相同的試驗條件下，標(biāo)準(zhǔn)MOSFET產(chǎn)生的柵極電流和過壓明顯更高，導(dǎo)致驅(qū)動器損壞，如圖7所示。

芯片損壞分析

部分柵級驅(qū)動器封裝針對不同開關(guān)和不同測試條件，其芯片損壞情況相似。圖8所示為試驗8中基于P-MOSFET輸出驅(qū)動級的損傷情況（表1）。在體電壓為750 V時試驗導(dǎo)致IGBT爆炸，以及限流器件Rg和DZ損壞；但是，只能看見引腳VDDA的線焊位置附近小范圍熔化。在損壞階段，柵級過電流通過內(nèi)置的P-MOSFET二極管流入 100 μF 電容。由于過電流，線焊附近區(qū)域熔化。驅(qū)動器芯片沒有進(jìn)一步損壞，控制芯片也沒有出現(xiàn)進(jìn)一步的隔離損壞。圖9所示為試驗9過程中的熔融區(qū)域，其中直接將150 V高壓施加于驅(qū)動器芯片?？刂菩酒碾姼綦x通過了本次極端過載試驗。

圖8.柵級驅(qū)動器芯片照片，展示了試驗8期間的損壞位置 （ADuM4223 #1）。只有輸出芯片表面有一小塊燒壞。未發(fā)現(xiàn)隔離柵受損

圖9.柵級驅(qū)動器芯片照片，展示了試驗9期間的損壞位置 （ADuM4223 #2）。極端電氣過載未能損壞控制芯片。未發(fā)現(xiàn)隔離柵受損。

圖10.柵級驅(qū)動器芯片照片，展示了試驗10期間的損壞位置。輸出驅(qū)動器施加超高功率損壞了電路；大面積燒壞。但是，隔離柵未受損。

主側(cè)最壞的情況展示的是對控制芯片施加超高電源電壓的情況。因此，在試驗11中，對VDD1引腳施加了15 V電源電壓（圖5），這明顯超過了7.0 V絕對最大額定值。圖11中的照片顯示了VDD1引腳附近芯片有部分燒壞。

結(jié)論

針對功率開關(guān)的破壞性試驗不會影響集成式柵級驅(qū)動器ADuM4223/ADuM3223的隔離柵耐受性。即使驅(qū)動器由于過多的電流流入輸出芯片而損壞，也只是局部小范圍燒壞。多余的電流通過P-MOS驅(qū)動晶體管流入隔直電容。因此，只有P-MOS區(qū)域出現(xiàn)熔化。

ADuM4223/ADuM3223的芯片配置不允許熔融區(qū)擴(kuò)散到控制芯片，其中包括電氣隔離信號變壓器。為了限制流入驅(qū)動器輸出的電流，可以使用齊納二極管。齊納二極管與適當(dāng)?shù)臇艠O電阻結(jié)合使用，在功率開關(guān)損壞時可以起到保護(hù)柵極驅(qū)動器的作用。可以設(shè)計使用柵極電阻來管理正常工作期間的功耗，并在功率開關(guān)損壞時將驅(qū)動器與其隔離開來。當(dāng)芯片上直接施加高壓時，柵級電阻起保險絲的作用。電阻會控制芯片損壞程度，將其控制在輸出功率開關(guān)周圍的小范圍內(nèi)。

在最壞的情況下，對輸出芯片施加高功率時，驅(qū)動器輸出引腳附近會出現(xiàn)小范圍損壞。這個試驗不會影響隔離的耐受性能。主側(cè)在最壞情況下，當(dāng)電源電壓明顯高于絕對最大額定值時，電源電壓引腳周圍會出現(xiàn)小范圍損壞。在所有電氣過載試驗中，都未出現(xiàn)隔離功能減弱的跡象。隨后實施的高壓隔離試驗驗證了電微隔離的耐受性能。適當(dāng)?shù)男酒Y(jié)構(gòu)以及驅(qū)動器封裝內(nèi)部的芯片配置，可以避免擊穿電壓擴(kuò)散到微變壓器的高壓隔離層。

參考文獻(xiàn)

1 Baoxing Chen、Bernhard Strzalkowski?！安捎梦⒆儔浩鞯母綦x式柵級驅(qū)動器。”ECPE workshop “功率開關(guān)周圍的電子元件。”2011年6月29日。

2 Andreas Volke、Michael Hornkamp、Bernhard Strzalkowski?！盎跓o芯變壓器驅(qū)動器IC 2ED020I12-F的IGBT/MOSFET應(yīng)用?！?Proceedings of PCIM 2004，紐倫堡，2004年。

3 SLLA198，“ISO72x系列高速數(shù)字隔離器。”Texas Instruments。

4 Bernhard Strzalkowski。“采用微變壓器技術(shù)的高性能IGBT驅(qū)動器提供出色的隔離性能。”Proceedings of PCIM2007，紐倫堡，2007年。

5 Bernhard Strzalkowski?！癐GBT/MOSFET柵極驅(qū)動器提供隔離功能的最大功率限制?！盤roceedings of PCIM 2014，2014年。

作者簡介

Bernhard Strzalkowski曾就讀于波蘭格利維采西里西亞理工大學(xué)和德國卡爾斯魯厄科技大學(xué)電氣工程專業(yè)，于1989年獲得德國卡爾斯魯厄大學(xué)電氣工程碩士學(xué)位。2003年，獲得西里西亞工業(yè)大學(xué)電子學(xué)博士學(xué)位。從1989年到1996年，他作為施塔恩貝格的磁電機(jī)研發(fā)工程師，負(fù)責(zé)開發(fā)用于風(fēng)力轉(zhuǎn)換器和電動/混合汽車的電力電子器件。從1997年到2008年，他加入了位于慕尼黑的Siemens/Infineon公司，其研究和設(shè)計工作包括用于工業(yè)/汽車應(yīng)用的集成電路。他于2009年2月加入位于德國慕尼黑的ADI公司，負(fù)責(zé)電源管理、 數(shù)字電源和iCoupler數(shù)字電源和iCoupler應(yīng)用。他為歐洲汽車/通信基礎(chǔ)設(shè)施客戶提供支持，已獲多項與電力電子領(lǐng)域有關(guān)的專利。他是ICE和VDE標(biāo)準(zhǔn)委員會以及PCIM咨詢委員會的成員。