近日，微電子所集成電路先導(dǎo)工藝研發(fā)中心，面向5納米及以下節(jié)點(diǎn)高性能和低功耗晶體管性能需求，基于主流后高K金屬柵（HKMG-last）三維FinFET器件集成技術(shù)，成功研制出高性能的負(fù)電容FinFET器件。

現(xiàn)有硅基晶體管受玻爾茲曼熱力學(xué)限制，室溫下亞閾值擺幅SS大于等于60mV/dec，阻礙了工作電壓的繼續(xù)降低。當(dāng)集成電路技術(shù)進(jìn)入5納米及以下節(jié)點(diǎn)，隨著集成度的持續(xù)增加，在維持器件性能的同時(shí)面臨功耗急劇增加的嚴(yán)重挑戰(zhàn)。先導(dǎo)中心殷華湘研究員的團(tuán)隊(duì)在主流后HKMG FinFET集成工藝的基礎(chǔ)上，通過(guò)材料工藝優(yōu)化和多柵器件電容匹配設(shè)計(jì)，結(jié)合高質(zhì)量低界面態(tài)的3納米鉿鋯金屬氧化物薄膜，研制成功性能優(yōu)異的NC-FinFET器件，實(shí)現(xiàn)了SS和閾值電壓回滯分別為34.5mV/dec和9mV的500納米柵長(zhǎng)NC-FinFET器件，以及SS和閾值電壓回滯分別為53mV/dec和40mV的20納米柵長(zhǎng)NC-FinFET器件。其中，500納米柵長(zhǎng)NC-FinFET器件的驅(qū)動(dòng)電流比常規(guī)HfO2基FinFET器件（非NC-FinFET）提升了260%且電流開(kāi)關(guān)比（Ion/Ioff）大于1E6，標(biāo)志著微電子所在新型NC-FinFET器件的研制方面取得了重要進(jìn)展。

上述最新研究結(jié)果發(fā)表在國(guó)際微電子器件領(lǐng)域的頂級(jí)期刊《IEEE Electron Device Letters》上（DOI: 10.1109/LED.2019.2891364），并迅速受到國(guó)際多家研發(fā)機(jī)構(gòu)的高度關(guān)注。

該項(xiàng)集成電路先導(dǎo)工藝的創(chuàng)新研究得到國(guó)家科技重大專(zhuān)項(xiàng)02專(zhuān)項(xiàng)和國(guó)家重點(diǎn)研發(fā)計(jì)劃等項(xiàng)目的資助。

圖1（a）負(fù)電容FinFET基本結(jié)構(gòu)；（b-c）三維器件溝道結(jié)構(gòu)與鐵電HZO膜層結(jié)構(gòu)；（d-e）器件I-V與SS特性；（f）最新器件性能?chē)?guó)際綜合對(duì)比（SS與回滯電壓越小越好）。